特許
J-GLOBAL ID：200903086858307330
マルチスレッド・プロセッサを単一スレッド・モード及び同時マルチスレッド・モードの間で動的に切り替える装置及び方法
発明者：
,
,
,
出願人/特許権者：
代理人 (3件)：
坂口 博
, 市位 嘉宏
, 上野 剛史
公報種別：公開公報
出願番号（国際出願番号）：特願2004-105481
公開番号（公開出願番号）：特開2004-326749
出願日： 2004年03月31日
公開日（公表日）： 2004年11月18日
要約：
【課題】 マルチスレッド・プロセッサを単一スレッド動作モード及び同時マルチスレッド動作モードの間で切り替えるための装置及び方法を提供する。【解決手段】 上記装置及び方法は、制御回路に応答して選択的に活動化及び非活動化し得る複数のハードウェア・スレッドのうちの少なくとも1つを有するマルチスレッド・プロセッサを利用する。該制御回路は、更に、例えば割り込みに応答して再活動化を可能にするか又は不可能にすることによって、スレッドが非活動化された後、該非活動化されたスレッドを活動化する方法を制御する機能を与える。【選択図】 図1
請求項（抜粋）：
論理的にパーティション化されたコンピュータにおけるマルチスレッド・プロセッサを制御する方法であって、前記マルチスレッド・プロセッサは複数のハードウェア・スレッドの実行を支援し、前記論理的にパーティション化されたコンピュータは複数のパーティション及び1つのパーティション・マネージャを含み、前記複数のハードウェア・スレッドのうちの第1ハードウェア・スレッドは前記複数のパーティションのうちの第1パーティションにあるロジカル・プロセッサに割り当てられ、前記方法は、
前記第1パーティションにおいて前記ロジカル・プロセッサをオフラインとみなすことに関連して、割り込みの表明に応答した前記第1ハードウェア・スレッドの再活動化を禁止すると共に前記第1ハードウェア・スレッドを非活動化するステップと、
前記ロジカル・プロセッサがアイドル・ループに入ったことに応答して、割り込みの表明に応答して前記第1ハードウェア・スレッドの再活動化を可能にすると共に前記第1ハードウェア・スレッドを非活動化するステップと、
を含む、方法。
IPC (1件)：
FI (2件)：
G06F9/46 350
, G06F9/46 310Z
5B098AA10
, 5B098EE06
, 5B098GA05
, 5B098GD30
, 5B098HH01
