強誘電体メモリ装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：八田幹雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-255527
公開番号（公開出願番号）：特開平11-204746
出願日： 1998年09月09日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】強誘電体メモリ装置及びその製造方法を提供する。【解決手段】強誘電体膜の上下部に各々シード膜を具備する。上下部シード膜は、強誘電体膜の上下界面特性を同一にするために形成する。これにより強誘電体膜の上下界面特性が同一になるため、奥付けのような現状の発生が効果的に防止できる。

請求項（抜粋）：

下部電極と、前記下部電極上に形成された下部シード膜と、前記下部シード膜上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部シード膜と、前記上部シード膜上に形成された上部電極よりなる強誘電体キャパシタとを具備することを特徴とする強誘電体メモリ装置。

IPC (3件)：

H01L 27/10 451 , H01L 27/108 , H01L 21/8242

FI (2件)：

H01L 27/10 451 , H01L 27/10 651

引用特許：

審査官引用 (4件)

全件表示

前のページに戻る