特許
J-GLOBAL ID：200903086936761019

半導体素子内蔵基板、半導体素子内蔵型多層回路基板

発明者：
榎本 亮

榎本 亮 について


出願人/特許権者：
イビデン株式会社

イビデン株式会社 について


代理人 (2件)： 石島 茂男 ,  阿部 英樹
公報種別：公開公報
出願番号（国際出願番号）：特願2006-019141
公開番号（公開出願番号）：特開2007-201254
出願日： 2006年01月27日
公開日（公表日）： 2007年08月09日
要約：
【要 約】【課題】微細化に適した半導体素子内蔵基板を提供する。【解決手段】本発明の半導体素子内蔵基板12は無機材料基材11に配置された凹部内に半導体素子26が配置されており、無機材料基材11の凹部周辺に配置された貫通穴が貫通穴充填樹脂17で充填され、その貫通穴充填樹脂17を厚み方向に貫通するスルーホール20が、接続配線パターン42によって半導体素子26の電極パッド27と接続されている。無機材料基材11に貫通孔を穿設してスルーホールを形成する場合に比べ、スルーホール20を小径にでき、その結果、半導体素子内蔵基板12を小型化することができる。【選択図】 図4
請求項（抜粋）：
半導体素子を収容するための凹部と前記凹部の周辺部に貫通穴が形成された無機材料基材と、 前記凹部に収容された半導体素子と、 前記貫通穴に充填され上下面を電気的に接続するためのスルーホールが形成された貫通穴充填樹脂と、 前記半導体素子及び前記貫通穴充填樹脂並びに前記無機材料基材の表面を被覆し、前記スルーホールおよび前記半導体素子表面の電極パッドに対応した位置に開口部を有する絶縁層と、 前記絶縁層の表面に形成され前記スルーホール及び前記半導体素子の電極パッドを電気的に接続する導体配線と、 を備える半導体素子内蔵基板。
IPC (4件)：
H01L 23/12 ,  H01L 25/10 ,  H01L 25/18 ,  H01L 25/11
FI (2件)：
H01L23/12 N ,  H01L25/14 Z
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM