特許
J-GLOBAL ID：200903087106186751

半導体装置の製造方法

発明者：
中川 敦

中川 敦 について

, 
出口 忠義

出口 忠義 について


出願人/特許権者：
新日本無線株式会社

新日本無線株式会社 について


代理人 (1件)： 長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-263772
公開番号（公開出願番号）：特開2004-103833
出願日： 2002年09月10日
公開日（公表日）： 2004年04月02日
要約：
【課題】サファイア基板に形成されたGaN系半導体素子の熱抵抗を低減する。【解決手段】サファイア基板11上に形成されたGaN層を含む複数の半導体層(12〜14)上にGaAs基板15を接合する。サファイア基板11を平面研磨法により薄膜化し、該薄膜化されたサファイア基板11の裏面にSi基板16を接合する。GaAs基板15を除去し、半導体層(12〜14)上に半導体素子を形成する。【選択図】 図2
請求項（抜粋）：
(1)サファイア基板上に少なくともGaN層を含む複数の半導体層を形成し、該複数の半導体層上に第1の半導体基板を接合する工程と、 (2)前記サファイア基板を平面研磨法により薄膜化する工程と、 (3)平面研磨された前記サファイア基板上に第2の半導体基板を接合する工程と、 (4)前記第1の半導体基板を平面研磨法により薄膜化した後、化学的なエッチングにより選択的に除去する工程と、 (5)前記複数の半導体層上に半導体素子を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L21/338 ,  H01L29/778 ,  H01L29/812
FI (1件)：
H01L29/80 H
Fターム (18件)：
5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GM09 ,  5F102GQ01 ,  5F102HC00 ,  5F102HC01 ,  5F102HC15
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM