特許
J-GLOBAL ID：200903087222116205

半導体装置の製造方法

発明者：
鳥井 康司

鳥井 康司 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 畑 泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-343885
公開番号（公開出願番号）：特開2000-173959
出願日： 1998年12月03日
公開日（公表日）： 2000年06月23日
要約：
【要約】【課題】 研磨開始直後に研磨が進行しにくい潜伏時間を解決する事ができる半導体装置の製造方法を提供することにある。【解決手段】 金属膜を研磨する際、研磨開始直後に生じる研磨速度が極度に低い潜伏時間を短縮するため被研磨物の研磨工程の前に被研磨物表面の酸化物を除去する除去工程を備えたので、研磨開始直後の潜伏時間による影響を避ける事ができる。
請求項（抜粋）：
金属膜を研磨する際、被研磨物の研磨工程の前に被研磨物表面の酸化物を除去する除去工程を備えたことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/304 622 ,  H01L 21/304 ,  B24B 1/00 ,  H01L 21/306
FI (4件)：
H01L 21/304 622 N ,  H01L 21/304 622 R ,  B24B 1/00 A ,  H01L 21/306 D
Fターム (11件)：
3C049AA04 ,  3C049CA01 ,  3C049CB03 ,  5F043AA26 ,  5F043AA37 ,  5F043BB15 ,  5F043DD01 ,  5F043DD07 ,  5F043DD30 ,  5F043FF07 ,  5F043GG10
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM