特許
J-GLOBAL ID:200903087267789383
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
長谷川 文廣
公報種別:公開公報
出願番号(国際出願番号):特願2001-263610
公開番号(公開出願番号):特開2003-077840
出願日: 2001年08月31日
公開日(公表日): 2003年03月14日
要約:
【要約】【課題】 本発明は、半導体装置に関し、シリコン単結晶基板上に完全に転位をなくした(無欠陥の)III -V族化合物半導体層、更にはシリコン層を形成することを目的とする。【解決手段】 シリコン単結晶基板1と、シリコン単結晶基板1上にその臨界膜厚以下の厚さに形成されたGaPバッファ層2と、GaPバッファ層2上に形成されシリコン単結晶に実質的に格子整合するように窒素を添加したIII -V族化合物半導体からなる複数の半導体層3とを有する。更には、複数の半導体層3の上にシリコン表面層を有する。
請求項(抜粋):
シリコン単結晶基板と、前記シリコン単結晶基板上に、その臨界膜厚以下の厚さに形成されたGaPバッファ層と、前記GaPバッファ層上に形成され、シリコン単結晶に実質的に格子整合するように窒素を添加したIII -V族化合物半導体からなる複数の半導体層とを有する ことを特徴とする半導体装置。
IPC (8件):
H01L 21/205
, C30B 29/40 502
, H01L 21/203
, H01L 21/338
, H01L 29/778
, H01L 29/812
, H01L 33/00
, H01S 5/323 610
FI (6件):
H01L 21/205
, C30B 29/40 502 H
, H01L 21/203 M
, H01L 33/00 C
, H01S 5/323 610
, H01L 29/80 H
Fターム (56件):
4G077AA03
, 4G077BE44
, 4G077BE46
, 4G077DA05
, 4G077EA02
, 4G077ED06
, 4G077EF02
, 4G077EF03
, 4G077SC02
, 5F041AA40
, 5F041CA04
, 5F041CA33
, 5F041CA34
, 5F041CA40
, 5F041CA66
, 5F041CA67
, 5F045AA05
, 5F045AB11
, 5F045AB17
, 5F045AB18
, 5F045AD08
, 5F045AD11
, 5F045AD12
, 5F045BB12
, 5F045CA02
, 5F045CA07
, 5F045CA12
, 5F045DA53
, 5F045DA69
, 5F073AA45
, 5F073AA74
, 5F073CA07
, 5F073CA17
, 5F073CB04
, 5F073CB07
, 5F073DA06
, 5F073DA07
, 5F073EA29
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ03
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GQ01
, 5F102HC01
, 5F103AA04
, 5F103BB41
, 5F103DD01
, 5F103GG01
, 5F103HH03
, 5F103LL03
, 5F103LL09
, 5F103NN01
, 5F103RR06
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る