特許
J-GLOBAL ID：200903087325584797
欠陥解析方法および欠陥解析システム
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-036894
公開番号（公開出願番号）：特開2001-230289
出願日： 2000年02月15日
公開日（公表日）： 2001年08月24日
要約：
【要約】【課題】 被検査物の致命的な不良の発生を、製造過程において事前に知ることができるようにすること。【解決手段】 被検査物の製造過程において欠陥を検出して欠陥位置を記憶するステップと、前記欠陥に関する詳細情報を収集して前記欠陥位置と関連付けて記憶するステップと、前記被検査物の最終検査における不良発生位置を記憶するステップと、前記欠陥位置と前記不良発生位置を比較するステップと、前記比較結果に基づき前記詳細情報を分類して表示するステップとを実施する。
請求項（抜粋）：
電子回路パターンの製造工程において検出される欠陥の解析方法であって、被検査物の欠陥を検出して欠陥位置を記憶するステップと、前記欠陥に関する詳細情報を収集して前記欠陥位置と関連付けて記憶するステップと、前記被検査物の電気テストにおける不良発生位置を記憶するステップと、前記欠陥位置と前記不良発生位置を比較するステップと、前記比較結果に基づき前記詳細情報を分類して表示するステップとを、含むことを特徴とする欠陥の解析方法。
IPC (2件)：
FI (3件)：
H01L 21/66 J
, H01L 21/66 Z
, G01N 21/88 J
2G051AA51
, 2G051AB01
, 2G051AB02
, 2G051CA03
, 2G051CA04
, 2G051DA07
, 2G051EA02
, 2G051EA12
, 2G051EA14
, 2G051EB01
, 2G051EB02
, 2G051EC01
, 2G051ED07
, 2G051FA10
, 4M106AA01
, 4M106BA14
, 4M106CA38
, 4M106DA15
, 4M106DJ17
, 4M106DJ18
, 4M106DJ20
, 4M106DJ21
, 4M106DJ23
