特許
J-GLOBAL ID：200903087515588985

埋設導電層を備えた高電圧トランジスタ

発明者：
ドナルド レイ ディズニー

ドナルド レイ ディズニー について


出願人/特許権者：
パワー インテグレーションズ、インコーポレイテッド

パワー インテグレーションズ、インコーポレイテッド について


代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-054942
公開番号（公開出願番号）：特開2002-319675
出願日： 2002年01月24日
公開日（公表日）： 2002年10月31日
要約：
【要約】【課題】 埋設導通層を備えた低オン抵抗値の横方向高電圧FETを提供する。【解決手段】 P-型基板に形成されたN-ウエル内にP-型埋設層領域を設け、これをN-ウエル領域に形成された第1のP-型ドレイン拡散領域によってドレイン電極に接続すると共に、PMOSゲート領域の一端で表面から下方に延びる第2のP-型ドレイン拡散領域にも接続し、ソース電極に接続されるP-型ソース拡散領域でゲート領域の他端を定めるようにする。
請求項（抜粋）：
高電圧電界効果トランジスタ(HVFET)において、第1の導電型の基板と、前記基板に配置され、前記第1の導電型と反対の第2の導電型のウエル領域と、前記N-ウエル領域に配置され、前記第1の導電型のソース拡散領域と、前記ソース拡散領域から空間的に隔てられて前記N-ウエル領域に配置された前記第1の導電型の第1のドレイン拡散領域であって、この第1のドレイン拡散領域と前記ソース拡散領域との間でチャンネル領域を前記ウエル領域に定めるようにする第1のドレイン拡散領域と、前記第1のドレイン拡散領域から空間的に隔てられ、前記ウエル領域に配置された前記第1の導電型の第2のドレイン拡散領域と、前記ウエル領域内に配置され、前記第1のドレイン拡散領域の下から横方向に前記第2のドレイン拡散領域の下まで延びる前記第1の導電型の埋設層領域であって、前記HVFETがオン状態のときに電流が埋設層領域を通って横方向に流れるように前記第1および第2のP-型ドレイン拡散領域の両方に接続されている埋設層領域と、前記チャンネル領域の上方に形成された絶縁ゲートと、を具備する高電圧電界効果トランジスタ。
IPC (5件)：
H01L 29/78 ,  H01L 21/337 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/808
FI (3件)：
H01L 29/78 301 S ,  H01L 27/08 321 C ,  H01L 29/80 C
Fターム (35件)：
5F048AA05 ,  5F048AC03 ,  5F048AC07 ,  5F048BA01 ,  5F048BA12 ,  5F048BB05 ,  5F048BC03 ,  5F048BC05 ,  5F048BD01 ,  5F048BD05 ,  5F048BD06 ,  5F048BE03 ,  5F102FA01 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GD10 ,  5F102GJ03 ,  5F102GL03 ,  5F102GR08 ,  5F102GR11 ,  5F140AA17 ,  5F140AA25 ,  5F140AA30 ,  5F140AB03 ,  5F140AB08 ,  5F140BF01 ,  5F140BF04 ,  5F140BH13 ,  5F140BH30 ,  5F140BH50 ,  5F140BJ25 ,  5F140CB08 ,  5F140CD09
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM