特許
J-GLOBAL ID:200903087662100181
半導体集積回路の作製方法
発明者:
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2003-414173
公開番号(公開出願番号):特開2004-153290
出願日: 2003年12月12日
公開日(公表日): 2004年05月27日
要約:
【目的】 プラスチック基板のように製造方法に制限のある基板に、高性能な半導体集積回路を設ける。【構成】 ガラスでなる支持基板上にシリコンでなる剥離層および絶縁膜でなる下地膜11を形成し、下地膜上に薄膜トランジスタを有する半導体集積回路を作製する。ハロゲン化フッ素ガスを含む気流中に前記支持基板を放置して、剥離層を除去することにより、支持基板から前記半導体集積回路を分離する。かくすることにより、プラスチック基板のような材料上に半導体集積回路を形成することが可能になる。【選択図】 図1
請求項(抜粋):
ガラスでなる支持基板上にシリコンでなる剥離層を形成し、
前記剥離層上に絶縁膜でなる下地膜を形成し、
前記下地膜上に薄膜トランジスタを有する半導体集積回路を作製し、
前記半導体集積回路上にパッシベーション膜を形成し、
ハロゲン化フッ素ガスを含む気流中に前記支持基板を放置して、前記剥離層を除去することにより、前記支持基板から前記半導体集積回路を分離することを特徴とする半導体集積回路の作製方法。
IPC (4件):
H01L27/12
, H01L21/20
, H01L21/336
, H01L29/786
FI (4件):
H01L27/12 B
, H01L21/20
, H01L29/78 627D
, H01L29/78 619A
Fターム (37件):
5F052AA02
, 5F052AA17
, 5F052DA02
, 5F052FA06
, 5F052JA01
, 5F052KB09
, 5F110AA30
, 5F110BB02
, 5F110BB04
, 5F110CC04
, 5F110DD01
, 5F110DD30
, 5F110EE03
, 5F110EE04
, 5F110EE05
, 5F110EE09
, 5F110EE34
, 5F110EE45
, 5F110FF02
, 5F110FF29
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110HJ12
, 5F110HL06
, 5F110NN04
, 5F110NN23
, 5F110NN24
, 5F110NN33
, 5F110NN35
, 5F110PP01
, 5F110PP03
, 5F110PP29
, 5F110PP34
, 5F110QQ11
, 5F110QQ16
引用特許:
審査官引用 (12件)
-
特表平6-504139
-
特開平4-178633
-
特開平4-170520
全件表示
前のページに戻る