特許

J-GLOBAL ID：200903087930752197

LSI回路パタ-ンの設計方法

発明者： 山下 恭司
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平11-171721
公開番号（公開出願番号）：特開2000-031288
出願日： 1998年06月03日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 多層配線構造であっても高精度の設計を行うことができるLSI回路パターンの設計方法を提供する。【解決手段】 LSIチップ上に、複数のゲートと、該複数のゲート間を接続する配線パターンと、をパターン設計するにあたって、論理回路ブロックを構成するセル同士を該論理回路ブロック内で接続するようなローカルな配線の配線パターンは、配線膜厚と配線幅との間のアスペクト比が1に近似した配線構造を有する配線を用いてパターン設計し、該論理回路ブロック同士を接続するようなグローバルな配線の配線パターンは、該アスペクト比が2に近似した配線構造を有する配線を用いてパターン設計する。該グローバルな配線の配線パターンの内の少なくとも1層の配線ピッチが、該ローカルな配線の配線パターンの配線ピッチよりも大きい。

請求項（抜粋）：

LSIチップ上に、複数のゲートと、該複数のゲート間を接続する配線パターンと、をパターン設計するにあたって、論理回路ブロックを構成するセル同士を該論理回路ブロック内で接続するようなローカルな配線の配線パターンは、配線膜厚と配線幅との間のアスペクト比が1に近似した配線構造を有する配線を用いてパターン設計し、該論理回路ブロック同士を接続するようなグローバルな配線の配線パターンは、該アスペクト比が2に近似した配線構造を有する配線を用いてパターン設計し、該グローバルな配線の配線パターンの内の少なくとも1層の配線ピッチが、該ローカルな配線の配線パターンの配線ピッチよりも大きい、LSI回路パターンの設計方法。

IPC (2件)：

H01L 21/82 ,  G06F 17/50

FI (3件)：

H01L 21/82 W ,  G06F 15/60 658 U ,  G06F 15/60 658 H

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-264726   出願人：株式会社東芝
• 多層配線半導体装置
  公報種別：公開公報   出願番号：特願平5-342848   出願人：日本電気株式会社
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-290777   出願人：株式会社日立製作所, 日本テキサス・インスツルメンツ株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平4-193370   出願人：日本電気株式会社