特許
J-GLOBAL ID：200903088014026401

半導体装置及びその製造方法

発明者：
飯島 匡

飯島 匡 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平11-186435
公開番号（公開出願番号）：特開2001-015516
出願日： 1999年06月30日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 銅配線を使用しながらその経時変化による劣化を抑えた信頼性の高い半導体装置及びその製造方法を提供するものである。【解決手段】 半導体基板10上の銅膜から構成された接続電極(パッド)3又は接続電極とボンディングワイヤ43との接続部分44の表面を銅が露出しないように構成する。これにより銅配線を使用しながらその経時変化による劣化を抑えた信頼性の高い半導体装置及びその製造方法を得ることができる。銅配線6を用いた半導体素子上にAl配線を形成する場合、銅パッド3直上ではなく、銅パッドより少しずらしたパッシベーション絶縁膜4の位置にAlパッド40を形成する。ボンディング時のストレスがCu配線まで及ばず、表面に銅が露出することがないため酸化やコロージョン等の銅配線の経時変化による劣化を防ぐ信頼性の高い半導体装置を形成することができる。
請求項（抜粋）：
半導体基板上に形成された銅又は銅を主成分とする合金膜から構成された第1の配線と、前記第1の配線に接続された銅又は銅を主成分とする合金膜から構成された接続電極と、前記第1の配線及び前記第1の接続電極を被覆し、前記第1の接続電極の少なくとも一部を露出させる開口部を備えた絶縁膜と、前記第1の接続電極に接続された第2の配線と、前記第2の配線と電気的に接続された第2の接続配線とを具備し、前記第2の接続電極が前記第1の接続電極の直上にはなく、第1と第2の接続電極の位置はずれていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/3205 ,  H01L 21/60 301 ,  H01L 23/20
FI (3件)：
H01L 21/88 T ,  H01L 21/60 301 P ,  H01L 23/20
Fターム (32件)：
5F033HH07 ,  5F033HH09 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH18 ,  5F033HH21 ,  5F033HH27 ,  5F033HH28 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM01 ,  5F033MM08 ,  5F033MM17 ,  5F033MM21 ,  5F033PP15 ,  5F033QQ13 ,  5F033RR04 ,  5F033RR06 ,  5F033VV07 ,  5F033XX18 ,  5F044AA07 ,  5F044EE04 ,  5F044EE06 ,  5F044EE08 ,  5F044EE11 ,  5F044EE14 ,  5F044EE21 ,  5F044JJ03
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM