特許
J-GLOBAL ID:200903088172394507

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 家入 健
公報種別:公開公報
出願番号(国際出願番号):特願2006-301302
公開番号(公開出願番号):特開2008-118004
出願日: 2006年11月07日
公開日(公表日): 2008年05月22日
要約:
【課題】十分なLODが確保され、所望のオン電流を有するMOSトランジスタを備えた半導体集積回路を提供すること。【解決手段】本発明に係る半導体集積回路は、半導体基板上の第1の方向に、隣接して配置された複数のスタンダードセルを備える半導体集積回路であって、各々の前記スタンダードセルは、第1の電源101に接続された第1の拡散層103及び第2の電源102に接続された第2の拡散層104を備え、隣接して配置された全ての前記スタンダードセルの第1の拡散層103同士及び第2の拡散層104同士が、全て一体となって形成されているものである。【選択図】図1
請求項(抜粋):
半導体基板上の第1の方向に、隣接して配置された複数のスタンダードセルを備える半導体集積回路であって、 各々の前記スタンダードセルは、第1の電源に接続された第1の拡散層及び第2の電源に接続された第2の拡散層を備え、 隣接して配置された前記スタンダードセルの前記第1の拡散層同士及び第2の拡散層同士が、全て一体となって形成されている半導体集積回路。
IPC (3件):
H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (3件):
H01L21/82 B ,  H01L21/82 C ,  H01L27/04 A
Fターム (31件):
5F038CA04 ,  5F038CA05 ,  5F038CA17 ,  5F038CA18 ,  5F038CD02 ,  5F038EZ09 ,  5F038EZ12 ,  5F038EZ15 ,  5F038EZ20 ,  5F064AA04 ,  5F064BB05 ,  5F064BB07 ,  5F064CC10 ,  5F064CC12 ,  5F064DD02 ,  5F064DD03 ,  5F064DD05 ,  5F064DD09 ,  5F064DD10 ,  5F064DD13 ,  5F064DD19 ,  5F064DD25 ,  5F064EE02 ,  5F064EE05 ,  5F064EE27 ,  5F064EE32 ,  5F064EE36 ,  5F064EE52 ,  5F064HH06 ,  5F064HH10 ,  5F064HH12
引用特許:
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る