特許
J-GLOBAL ID：200903088270102166
光素子実装基板およびハイブリッド光集積回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
谷 義一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-285548
公開番号（公開出願番号）：特開平10-133046
出願日： 1996年10月28日
公開日（公表日）： 1998年05月22日
要約：
【要約】【課題】 光素子搭載部の浮遊容量を十分に低減し、なおかつ固定強度を確保するとともに、複数の光素子搭載を容易にする光素子実装基板およびハイブリッド光集積回路を提供する。【解決手段】 光素子実装基板の光素子搭載部は、第1の下地メタルパタンおよび第1の半田パタンが順次積層されたテラス部と、絶縁膜層、第2の下地メタルパタン、および第2の半田パタンが順次積層されてなる電極パタンが形成された電極部とを有し、さらに、テラス部面上の第1の半田パタン表面の高さが、電極部上の第2の半田パタン表面の高さよりも高く設定される。
請求項（抜粋）：
同一の基板上に光導波路部と光素子搭載部と電気配線部とを備えた光素子実装基板であって、該光素子搭載部は、上面が平坦な凸部が設けられたテラス部と、表面が該テラス部上面より低くなるように形成された電極部とを備え、さらに、前記テラス部の上面には、第1の下地メタルパタンと第1の半田パタンとが順次積層され、一方前記電極部の表面には、前記電気配線部に連なる電気配線パタンの上に、一部に開口部が形成された絶縁膜層と、該絶縁膜層の開口部を含み、かつ該開口部よりも広い領域を覆うようにして形成された第2の下地メタルパタンと、該第2の下地メタルパタンを含んで前記第2の下地メタルパタンよりも広い領域を覆うようにして形成された第2の半田パタンとが順次積層されてなる電極パタンが形成され、さらに、前記テラス部面上の前記第1の半田パタン表面の高さが、前記電極部上の前記第2の半田パタン表面の高さよりも高く設定されたことを特徴とする光素子実装基板。
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
