特許
J-GLOBAL ID:200903088318893683
コードアドレスメモリセルの製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
中川 周吉 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-371098
公開番号(公開出願番号):特開2003-017599
出願日: 2001年12月05日
公開日(公表日): 2003年01月17日
要約:
【要約】【課題】 低い電圧で動作し、ブースティング回路の追加による周辺回路領域の面積増加及び遅延時間なく素子を動作させることが可能なCAMセルの製造方法を提供すること。【解決手段】 半導体基板の上部に酸化膜と窒化膜を多数積層させたゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上部にポリシリコン膜を形成する段階と、前記ポリシリコン膜及び前記ゲート絶縁膜の所定の領域をエッチングしてゲートを形成する段階と、不純物イオン注入工程を行ってソース領域及びドレイン領域を形成する段階とを含んでなる。
請求項(抜粋):
半導体基板上部に酸化膜と窒化膜を多数積層させたゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上部にポリシリコン膜を形成する段階と、前記ポリシリコン膜及び前記ゲート絶縁膜の所定領域をエッチングしてゲートを形成する段階と、不純物イオン注入工程を行ってソース領域及びドレイン領域を形成する段階とを含んでなることを特徴とするコードアドレスメモリセルの製造方法。
IPC (5件):
H01L 21/8247
, G11C 15/04 601
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (3件):
G11C 15/04 601 R
, H01L 29/78 371
, H01L 27/10 434
Fターム (21件):
5F083EP02
, 5F083EP18
, 5F083EP23
, 5F083EP55
, 5F083EP56
, 5F083GA09
, 5F083JA03
, 5F083JA04
, 5F083PR49
, 5F083PR54
, 5F083ZA20
, 5F101BA01
, 5F101BA29
, 5F101BA36
, 5F101BA45
, 5F101BA46
, 5F101BB02
, 5F101BB05
, 5F101BB17
, 5F101BF10
, 5F101BG08
引用特許:
審査官引用 (7件)
-
特開平4-005847
-
特開平1-125982
-
マスクROM装置及びその製造方法
公報種別:公開公報
出願番号:特願平7-338749
出願人:日本鋼管株式会社, 旺宏電子股ふん有限公司
全件表示
前のページに戻る