特許

J-GLOBAL ID：200903088386601259

半導体装置及びその製造方法

発明者： 栗原 和明 ,  今中 佳彦 ,  西沢 元亨 ,  岡本 圭史郎 ,  丸山 研二 ,  山脇 秀樹 ,  梅宮 茂良 ,  倉澤 正樹
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2000-315682
公開番号（公開出願番号）：特開2002-124636
出願日： 2000年10月16日
公開日（公表日）： 2002年04月26日
要約：

【要約】【課題】集積回路とデカップリングキャパシタを備えた半導体装置に関し、高駆動周波数のLSIの電源ノイズを低減し、大容量のデカップリングキャパシタの内蔵を可能にすること。【解決手段】半導体素子6の上に形成された第1絶縁膜7と、第1絶縁膜7の上に形成された第1電源系配線13a、第2電源系配線13b及び信号系配線13cを有する多層配線構造と、多層配線構造の上に形成される第2絶縁膜14と、第2絶縁膜14の上に形成されて第1電源系配線13aに電気的に接続されるデカップリングキャパシタ19の第1電極16と、第1電極16の上に形成されるデカップリングキャパシタ19の第1誘電体膜17と、第1誘電体膜17上に形成されて第2電源系配線13bに電気的に接続されるデカップリングキャパシタ19の第2電極18とを含む。

請求項（抜粋）：

半導体基板に形成された半導体素子と、前記半導体素子及び前記半導体基板の上に形成された第1絶縁膜と、前記第1絶縁膜の上に形成された第1電源系配線、第2電源系配線及び信号系配線を有する多層配線構造と、前記第1及び第2電源系配線と前記信号系配線の上に形成される第2絶縁膜と、前記第2絶縁膜の上に形成されて前記第1電源系配線に電気的に接続されるデカップリングキャパシタの第1電極と、前記第1電極の上に形成される前記デカップリングキャパシタの第1誘電体膜と、前記第1誘電体膜上に形成されて前記第2電源系配線に電気的に接続される前記デカップリングキャパシタの第2電極とを有することを特徴とする半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/3205

FI (3件)：

H01L 27/04 C ,  H01L 21/88 S ,  H01L 27/04 H

Fターム (37件)：

5F033HH07 ,  5F033HH13 ,  5F033HH18 ,  5F033JJ11 ,  5F033JJ32 ,  5F033KK11 ,  5F033KK18 ,  5F033KK32 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ91 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033SS09 ,  5F033SS11 ,  5F033TT04 ,  5F033VV04 ,  5F033VV07 ,  5F033VV10 ,  5F033VV16 ,  5F033WW03 ,  5F033XX00 ,  5F038AC05 ,  5F038AC15 ,  5F038AZ06 ,  5F038BH03 ,  5F038BH19 ,  5F038CD02 ,  5F038CD05 ,  5F038CD14 ,  5F038EZ20

引用特許：

審査官引用 (3件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-211009   出願人：株式会社東芝
• 半導体素子
  公報種別：公開公報   出願番号：特願平10-292162   出願人：株式会社日立製作所
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平7-222025   出願人：沖電気工業株式会社