特許
J-GLOBAL ID：200903088411271714
強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
八田 幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-155598
公開番号（公開出願番号）：特開平10-056144
出願日： 1997年06月12日
公開日（公表日）： 1998年02月24日
要約：
【要約】【課題】 強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法を提供する。【解決手段】 下部電極54、誘電体膜56、上部電極58及び第1物質層62a、62bを具備し、前記下部電極54と上部電極58は白金族金属又は伝導性酸化物からなり、誘電体膜56はペロブスカイト構造の酸化物からなり、第1物質層62a、62bは上部電極58上に形成され、周辺回路領域の抵抗として使用できることにより、キャパシター特性が劣化されることなく、半導体層又は絶縁体層を周辺回路領域の抵抗層として用いることができる。かつ、上部電極58と配線層70との接着特性及び上部電極58と誘電体膜56との接着特性を向上させることができる。
請求項（抜粋）：
半導体基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極と、前記上部電極上に形成され、抵抗層としても使用できる第1物質層とを具備することを特徴とする半導体メモリ装置。
IPC (6件)：
H01L 27/10 451
, H01L 27/108
, H01L 21/8242
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 451
, H01L 27/10 651
, H01L 29/78 371
