SiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みSiウェーハと電界効果型トランジスタ

発明者： ,
出願人/特許権者： ,
代理人 (1件)：志賀正武 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-130103
公開番号（公開出願番号）：特開2002-329664
出願日： 2001年04月26日
公開日（公表日）： 2002年11月15日
要約：

【要約】【課題】 SiGe層の形成方法及びこれを用いた歪みSi層の形成方法と電界効果型トランジスタの製造方法、並びに半導体ウェーハ及びこれを用いた歪みSiウェーハと電界効果型トランジスタにおいて、SiGe層のエッチピット密度を低減すること。【解決手段】シリコン基板1上にSiGe層2、3をエピタキシャル成長する方法であって、シリコン基板は、シリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔I〕とし、空孔型点欠陥が支配的に存在する領域を〔V〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔P〕とするときに、パーフェクト領域〔P〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハである。

請求項（抜粋）：

シリコン基板上にSiGe層をエピタキシャル成長する方法であって、前記シリコン基板は、シリコン単結晶インゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔I〕とし、空孔型点欠陥が支配的に存在する領域を〔V〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔P〕とするときに、前記パーフェクト領域〔P〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハであることを特徴とするSiGe層の形成方法。

IPC (4件)：

H01L 21/20 , H01L 21/205 , H01L 29/78 , H01L 31/04

FI (4件)：

H01L 21/20 , H01L 21/205 , H01L 29/78 301 B , H01L 31/04 A

Fターム (31件)：

5F045AA03 , 5F045AB01 , 5F045AC01 , 5F045AF02 , 5F045AF03 , 5F045BB12 , 5F045CA05 , 5F045CA07 , 5F045CA13 , 5F045DA53 , 5F051AA02 , 5F051CB12 , 5F051GA04 , 5F052DA01 , 5F052DA05 , 5F052DB02 , 5F052GC03 , 5F052JA01 , 5F052JA04 , 5F052JA09 , 5F052KA05 , 5F140AA01 , 5F140AC28 , 5F140BA01 , 5F140BA05 , 5F140BA16 , 5F140BA17 , 5F140BE09 , 5F140BF01 , 5F140BF04 , 5F140BK13

引用特許：

審査官引用 (6件)

歪シリコン電界効果トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平7-238755 出願人：株式会社東芝
半導体デバイス用エピタキシャルウェハ
公報種別：公開公報出願番号：特願平10-335995 出願人：日立電線株式会社
材料膜のエピタキシアル成長を行うための温度制御された処理
公報種別：公開公報出願番号：特願平4-269276 出願人：モトローラ・インコーポレイテッド

全件表示

前のページに戻る