特許

J-GLOBAL ID：200903098751526976

エピタキシャル層積層用シリコンウェーハ及びエピタキシャルウェーハ

発明者： 小屋 浩 ,  木村 雅貴
出願人/特許権者： 三菱マテリアルシリコン株式会社 ,  三菱マテリアル株式会社
代理人 (1件)： 須田 正義
公報種別：公開公報
出願番号（国際出願番号）：特願平11-213749
公開番号（公開出願番号）：特開2001-039797
出願日： 1999年07月28日
公開日（公表日）： 2001年02月13日
要約：

【要約】【課題】 薄膜のエピタキシャル層を形成したときにこのエピタキシャル層表面にCOPの痕跡もLDも殆ど生じさせない。電気的特性がより向上し、かつ製造時の歩留りも大きい薄膜のエピタキシャル層を形成する。【解決手段】 薄膜のエピタキシャル層を積層するためのシリコンウェーハであって、結晶に起因したパーティクル及び侵入型転位がそれぞれウェーハ当り0〜10個であるエピタキシャル層積層用シリコンウェーハである。この基板となるシリコンウェーハの抵抗率が0.02Ωcm以下であって、このウェーハ上に減圧CVD法で抵抗率が0.1Ωcm以上の薄膜のエピタキシャル層が形成されたエピタキシャルウェーハである。薄膜のエピタキシャル層の厚さが0.5〜5μmであることが好ましい。

請求項（抜粋）：

薄膜のエピタキシャル層を積層するためのシリコンウェーハであって、結晶に起因したパーティクル及び侵入型転位がそれぞれウェーハ当り0〜10個であることを特徴とするエピタキシャル層積層用シリコンウェーハ。

IPC (3件)：

C30B 29/06 ,  H01L 21/20 ,  H01L 21/208

FI (3件)：

C30B 29/06 A ,  H01L 21/20 ,  H01L 21/208 P

Fターム (19件)：

4G077AA02 ,  4G077AA03 ,  4G077AB01 ,  4G077AB06 ,  4G077BA04 ,  4G077CF10 ,  4G077DB01 ,  5F052KA05 ,  5F053AA12 ,  5F053DD01 ,  5F053FF04 ,  5F053GG01 ,  5F053HH04 ,  5F053JJ01 ,  5F053JJ03 ,  5F053KK03 ,  5F053KK10 ,  5F053RR03 ,  5F053RR04

引用特許：

審査官引用 (4件)

• 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
  公報種別：公開公報   出願番号：特願平9-338107   出願人：信越半導体株式会社
• シリコン単結晶ウェーハおよびその製造方法
  公報種別：公開公報   出願番号：特願平7-158458   出願人：住友シチックス株式会社
• 薄膜エピタキシャルウェ-ハおよびその製造方法
  公報種別：公開公報   出願番号：特願平9-026105   出願人：三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社
• エピタキシャルウェーハ
  公報種別：公開公報   出願番号：特願平5-231025   出願人：コマツ電子金属株式会社