特許

J-GLOBAL ID：200903088658828240

半導体装置及びその製造方法

発明者： 北野 誠 ,  安生 一郎 ,  田中 英樹 ,  西村 朝雄 ,  矢口 昭弘 ,  田中 直敬
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 春日 讓
公報種別：公開公報
出願番号（国際出願番号）：特願平8-147274
公開番号（公開出願番号）：特開平9-330961
出願日： 1996年06月10日
公開日（公表日）： 1997年12月22日
要約：

【要約】【課題】外部端子のピッチが狭くなっても、特性あるいは信頼性の検査を正確に行うことができ、高集積化、多ピン化、及び小型化を障害なく実現することができる半導体装置、及びその半導体装置の製造方法を提供する。また、高温での検査によっても外部端子の接続信頼性が劣化しないようにする。【解決手段】半導体素子1の電極4に接続された外部端子6に、配線パターン3を介して検査用端子5を電気的に接続し、かつ検査用端子5を絶縁部材2の周辺部分に設け、検査用端子5のピッチを外部端子6のピッチよりも大きくする。半導体装置の特性や信頼性の検査が終了すると、検査用端子5、及びそれを載せていた絶縁部材2の一部(周辺部分)を最終的に切断、除去する。また、検査用端子5を用いた検査を行ってから、配線パターン3に外部端子6を設けてもよい。

請求項（抜粋）：

半導体素子と、表面に配線パターンが設けられた絶縁部材と、少なくとも前記半導体素子の回路形成面を覆う封止部材とを有し、前記配線パターンが前記半導体素子の電極に電気的に接続され、かつ前記配線パターンには金属バンプからなる外部端子が接続されている半導体装置において、前記外部端子に前記配線パターンを介して検査用端子を電気的に接続したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/66 ,  G01R 1/06 ,  H01L 23/12

FI (3件)：

H01L 21/66 E ,  G01R 1/06 B ,  H01L 23/12 L

引用特許：

審査官引用 (4件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-203980   出願人：富士通株式会社
• エリアアレイ配線チップのTABテスト
  公報種別：公表公報   出願番号：特願平7-510333   出願人：アトメル・コーポレイション
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-206789   出願人：富士通株式会社
• 半導体装置の製造方法と、その製造方法に用いられる半導体チップおよびチップ搬送体
  公報種別：公開公報   出願番号：特願平5-027930   出願人：株式会社東芝