特許
J-GLOBAL ID：200903089089960556
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-075573
公開番号（公開出願番号）：特開平11-274154
出願日： 1998年03月24日
公開日（公表日）： 1999年10月08日
要約：
【要約】【課題】 信号線等微細配線の形成が要求され且つカップリング容量の低減を行いたい領域の配線はその配線膜厚を薄膜化し、同時に電源、GNDを供給する配線部は配線抵抗を低減し、配線引き回しでの電圧ドロップを改善するために厚膜化してLSI性能を改善することを目的としている。【解決手段】 配線膜厚を薄くする領域1と、反対に厚くする領域2に対しSiO2 301、303、305と、このSiO2 との選択比を有する例えばSiN302、304、306を層間絶縁膜として積みかさねる。次に領域1ではViaパターンを、領域2では配線パターンを開口したレジストパターン308を形成し、層間絶縁膜をエッチングする。次に領域1では配線パターン、領域2ではViaパターンを開口したレジストパターン308を形成し、層間絶縁膜をエッチングする。このようにして、配線間容量の減少が要求される領域の配線膜厚を抵抗低減が要求される領域に対し薄膜化する。
請求項（抜粋）：
半導体上に形成されたダマシン配線を具備する半導体装置であって、同一レベルの前記ダマシン配線が互いに異なる複数の配線膜厚を有するように形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/3205
, H01L 27/108
, H01L 21/8242
H01L 21/88 K
, H01L 27/10 681 F
