特許
J-GLOBAL ID:200903089327388955

化合物半導体層の表面処理方法及び半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 大垣 孝
公報種別:公開公報
出願番号(国際出願番号):特願2003-378076
公開番号(公開出願番号):特開2004-186679
出願日: 2003年11月07日
公開日(公表日): 2004年07月02日
要約:
【課題】窒素を含む化合物半導体層の表面に生じた、エッチングによるダメージを除去あるいは軽減し、ゲート電極に良好なショットキ特性を有する半導体装置を形成する。【解決手段】ドライエッチングにより、第1化合物半導体層22のゲート電極形成予定領域36の表面を露出するとともに、コンタクト層32を形成する。次いで、この第1化合物半導体層22の露出した表面に対するアニール処理を行う。前述のドライエッチングの際に第1化合物半導体層22の表面に生じたダメージを、窒素プラズマを用いた表面処理を行うことにより、良好な電気特性をもつ第1化合物半導体層22の表面を形成する。この窒素プラズマを用いた表面処理を行った第1化合物半導体層22の表面上にゲート電極38を形成し、良好なショットキ特性を有するゲート電極を具えたリセス型HEMT10を形成する。【選択図】図3
請求項(抜粋):
窒素を含有した化合物半導体層の表面に生じた窒素空孔によるダメージを、窒素プラズマを用いたエッチング処理により回復することを特徴とする化合物半導体層の表面処理方法。
IPC (4件):
H01L21/3065 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812
FI (2件):
H01L21/302 105A ,  H01L29/80 H
Fターム (25件):
5F004AA07 ,  5F004BA20 ,  5F004DA25 ,  5F004DB19 ,  5F004EB01 ,  5F004FA08 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS01 ,  5F102GT01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC16 ,  5F102HC19 ,  5F102HC21
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る