特許

J-GLOBAL ID：200903089408812255

半導体装置の製造方法

発明者： 川口 眞輝
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平11-265301
公開番号（公開出願番号）：特開2001-093855
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】 記憶ノード部の接合リーグ電流の低減、或いはデバイス面積の縮小が要求されるデバイス等に適用して好適な半導体装置の製造方法を提供することにある。【解決手段】 半導体基板1の表面に第2の絶縁膜15を形成し、第2の絶縁膜15上に層間膜としての第3の絶縁膜16を形成し、さらに第3の絶縁膜16を貫通し、かつ第2の絶縁膜15の表面に達するようにコンタクト穴7を形成し、コンタクト穴7の形成された第3の絶縁膜16上に第4の絶縁膜を形成し、さらに異方性エッチング法を用いて第4の絶縁膜及び第2の絶縁膜15をエッチングし、コンタクト穴7の側面部分に第4の絶縁膜からなるサイドウォール9を形成し、かつコンタクト穴7内に半導体基板1の表面を露呈する。

請求項（抜粋）：

半導体基板の表面に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に層間絶縁膜としての第2の絶縁膜を形成する工程と、前記第2の絶縁膜を貫通し、かつ前記第1の絶縁膜の表面に達するようにコンタクト穴を形成する工程と、前記半導体基板上の全面に第3の絶縁膜を形成する工程と、異方性エッチング法を用いて前記第3の絶縁膜及び第1の絶縁膜をエッチングし、前記コンタクト穴の側面部分に第3の絶縁膜からなるサイドウォールを形成するとともに、半導体基板表面を露呈する工程を含むことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/28 ,  H01L 21/205 ,  H01L 21/3065 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

H01L 21/28 L ,  H01L 21/205 ,  H01L 21/302 F ,  H01L 21/90 C ,  H01L 27/10 671 Z

Fターム (58件)：

4M104DD02 ,  4M104DD04 ,  4M104DD08 ,  4M104DD17 ,  4M104DD19 ,  4M104GG14 ,  4M104GG16 ,  5F004AA06 ,  5F004AA12 ,  5F004CA04 ,  5F004DA00 ,  5F004DA16 ,  5F004DB02 ,  5F004DB03 ,  5F004DB06 ,  5F004DB07 ,  5F004DB15 ,  5F004DB28 ,  5F004EA06 ,  5F004EA12 ,  5F004EA23 ,  5F004EA27 ,  5F004EA33 ,  5F004EB01 ,  5F004EB02 ,  5F004EB03 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033RR06 ,  5F033RR15 ,  5F033SS11 ,  5F033TT01 ,  5F033TT07 ,  5F033VV16 ,  5F033XX18 ,  5F045AA06 ,  5F045AA20 ,  5F045AB03 ,  5F045AB31 ,  5F045AB32 ,  5F045AB33 ,  5F045BB01 ,  5F045CB05 ,  5F045HA03 ,  5F045HA13 ,  5F083GA27 ,  5F083MA02 ,  5F083MA19 ,  5F083PR03 ,  5F083PR10 ,  5F083PR21 ,  5F083PR39

引用特許：

審査官引用 (4件)

• 特開平2-271646
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-296220   出願人：ソニー株式会社
• 半導体装置のコンタクトホール形成方法
  公報種別：公開公報   出願番号：特願平9-196801   出願人：三星電子株式会社
• ドライエッチング方法
  公報種別：公開公報   出願番号：特願平4-278921   出願人：株式会社東芝