特許
J-GLOBAL ID：200903089504717700
インダクタンス解析システムと方法並びにプログラム
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願2005-225573
公開番号（公開出願番号）：特開2007-041867
出願日： 2005年08月03日
公開日（公表日）： 2007年02月15日
要約：
【課題】解析時間を短縮し、大規模化に対応可能とされ、高精度解析を可能とするインダクタンス解析システムの提供。 【解決手段】信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン1上の前記信号スルーホール3近辺に配置した状態の前記電源プレーン1の情報を入力し、前記電源プレーン1内でのポテンシャル分布を求め、得られた前記電源プレーン1内でのポテンシャル分布を出力する。前記電源プレーン1内での前記信号スルーホール3から前記電源スルーホール2までの未結合インダクタンスを評価可能としている。前記信号スルーホール3から前記電源スルーホール2までの未結合インダクタンスLを、抵抗Rで表し、電圧の増分ΔVが、未結合インダクタンスLと、電流の時間変化率の積で表されるという関係ΔV=LΔI/Δtを、電圧Vが、前記抵抗Rと未結合電流Iの積で表されるという関係、V=R×Iに置き換えてポテンシャル解析を行う。【選択図】図2
請求項（抜粋）：
電源プレーンを含む積層型基板のインダクタンス解析システムであって、
信号スルーホールの位置情報に基づき、信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン上の前記信号スルーホール近辺に配置した状態の前記電源プレーンの情報を入力し、前記電源プレーン内でのポテンシャル分布を求める解析手段と、
得られた前記電源プレーン内でのポテンシャル分布を出力する手段と、
を備え、前記電源プレーン内での前記信号スルーホールから、電源スルーホール及び/又は電源ビアまでの未結合インダクタンスを評価可能としている、ことを特徴とするインダクタンス解析システム。
IPC (1件)：
FI (3件)：
G06F17/50 666V
, G06F17/50 658V
, G06F17/50 658J
5B046AA08
, 5B046BA06
, 5B046JA07
