特許

J-GLOBAL ID：200903089661719970

半導体基板、半導体装置及びそれらの製造方法

発明者： 武藤 彰良 ,  藤井 克正 ,  馬場 智也 ,  ▲萩▼原 秀敏
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-062439
公開番号（公開出願番号）：特開2002-270504
出願日： 2001年03月06日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】 臨界膜厚以上のSiGe層を有する半導体基板を提供することを課題とする。【解決手段】 Si基板/SiGe結晶層からなり、SiGe結晶層が、不純物のイオン注入より形成された不純物層を有し、不純物層が、その下部に歪を有するSiGe結晶層と、その上部に歪が緩和されているSiGe結晶層とを有することを特徴とする半導体基板により上記の課題を解決する。

請求項（抜粋）：

Si基板/SiGe結晶層からなり、SiGe結晶層が、不純物のイオン注入より形成された不純物層を有し、不純物層が、その下部に歪を有するSiGe結晶層と、その上部に歪が緩和されているSiGe結晶層とを有することを特徴とする半導体基板。

IPC (4件)：

H01L 21/20 ,  H01L 29/161 ,  H01L 29/32 ,  H01L 29/78

FI (5件)：

H01L 21/20 ,  H01L 29/32 ,  H01L 29/163 ,  H01L 29/78 301 B ,  H01L 29/78 301 H

Fターム (26件)：

5F052AA11 ,  5F052AA17 ,  5F052DA01 ,  5F052DA03 ,  5F052GC03 ,  5F052JA01 ,  5F140AA00 ,  5F140AA01 ,  5F140AA08 ,  5F140AA24 ,  5F140AA40 ,  5F140AC28 ,  5F140BA01 ,  5F140BA03 ,  5F140BA05 ,  5F140BA07 ,  5F140BA17 ,  5F140BB16 ,  5F140BC06 ,  5F140BC17 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BF01 ,  5F140BF04

引用特許：

審査官引用 (2件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-270251   出願人：株式会社東芝
• ヘテロ構造半導体多層薄膜の製造方法
  公報種別：公開公報   出願番号：特願平11-288918   出願人：株式会社日立製作所

引用文献：

審査官引用 (1件)

• Enhanced strain relaxation of epitaxial SiGe layers on Si(100) after H+ ion implantation