特許
J-GLOBAL ID:200903089794688717
負荷駆動装置及び負荷駆動装置の高電圧印加試験方法
発明者:
,
,
出願人/特許権者:
代理人 (2件):
佐藤 強
, 小川 清
公報種別:公開公報
出願番号(国際出願番号):特願2004-089197
公開番号(公開出願番号):特開2005-277860
出願日: 2004年03月25日
公開日(公表日): 2005年10月06日
要約:
【課題】 過電圧が印加された場合でも、2つのMOSFETが同時にオンすることをより確実に防止すると共に、高電圧印加試験を容易に実施することができる負荷駆動装置を提供する。【解決手段】 負荷2のローサイドに2つのFET3,4を直列に接続して負荷2を駆動する負荷駆動装置21において、クランプ回路9,10をFET3,4のドレイン-ゲート間に夫々接続し、FET3のゲート-ソース間に抵抗素子11及びスイッチ回路22を直列に接続する。そして、通常の駆動動作を行なう場合はスイッチ回路22を閉じて、高電圧印加試験を行う場合には、スイッチ回路22を開いて各FET3,4のソース,ドレイン側とゲートとの間に高電圧を印加する。【選択図】 図1
請求項(抜粋):
電源より負荷に対して通電を行う経路内に直列に接続される同一導電型の2つのMOSFETと、
これら2つのMOSFETのドレイン-ゲート間に夫々接続されるクランプ回路と、
負荷側に配置される第1MOSFETのゲート-ソース間に直列に接続される第1抵抗素子及びスイッチ回路と、
他方の第2MOSFETのゲートに接続される第2抵抗素子とで構成されることを特徴とする負荷駆動装置。
IPC (3件):
H03K17/08
, G01R31/28
, H03K17/687
FI (3件):
H03K17/08 C
, H03K17/687 A
, G01R31/28 V
Fターム (26件):
2G132AA00
, 2G132AB06
, 2G132AD01
, 2G132AK07
, 2G132AL00
, 5J055AX34
, 5J055AX40
, 5J055AX64
, 5J055BX16
, 5J055CX07
, 5J055DX13
, 5J055DX22
, 5J055DX43
, 5J055DX72
, 5J055DX83
, 5J055EX07
, 5J055EY01
, 5J055EY12
, 5J055EY13
, 5J055EY21
, 5J055EZ16
, 5J055EZ62
, 5J055FX05
, 5J055FX12
, 5J055FX34
, 5J055GX01
引用特許:
出願人引用 (1件)
-
電気負荷駆動回路
公報種別:公開公報
出願番号:特願2000-206609
出願人:株式会社デンソー
審査官引用 (5件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平6-113249
出願人:富士電機株式会社
-
半導体記憶装置および選別試験方法
公報種別:公開公報
出願番号:特願平8-308919
出願人:株式会社日立製作所
-
DMOSトランジスタを含む出力回路
公報種別:公開公報
出願番号:特願2002-045915
出願人:株式会社東芝
-
充電装置
公報種別:公開公報
出願番号:特願2002-042701
出願人:株式会社日立製作所, 株式会社日立カーエンジニアリング
-
電気負荷駆動回路
公報種別:公開公報
出願番号:特願2000-206609
出願人:株式会社デンソー
全件表示
前のページに戻る