特許
J-GLOBAL ID：200903089848338539
半導体搭載用配線基板、半導体パッケージ、及びその製造方法
発明者：
,
,
,
,
,
,
,
,
,
出願人/特許権者：
,
代理人 (2件)：
藤巻 正憲
, 木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2006-313640
公開番号（公開出願番号）：特開2007-096337
出願日： 2006年11月20日
公開日（公表日）： 2007年04月12日
要約：
【課題】半導体デバイスの高集積化、高速化又は多機能化による端子の増加及び端子間隔の狭ピッチ化に有効であり、半導体デバイスを特に基板両面に高密度かつ高精度に搭載でき、更に信頼性にも優れた半導体搭載用配線基板、その製造方法、及び半導体パッケージを提供する。【解決手段】半導体搭載用配線基板5は、少なくとも絶縁膜1と、絶縁膜1中に形成された配線2と、配線2とビア3で導通された複数の電極パッド4とからなる配線基板である。電極パッド4は絶縁膜1の表裏両面に、表面を露出して設けられ、かつ、前記電極パッドの側面の少なくとも一部は絶縁膜1に埋設されている。絶縁膜1は、2枚の金属板上に夫々電極パッド4を形成し、その後電極パッド4及び各金属板上に絶縁層と配線を積層形成した後、絶縁層を貼り合わせて一体化し、その後、金属板を除去することにより形成することができる。【選択図】 図1
請求項（抜粋）：
絶縁膜と、前記絶縁膜中に形成された配線と、前記絶縁膜の表面及び裏面に形成された電極パッドと、前記配線と前記電極パッドとを接続するビアと、を有する半導体搭載用配線基板であって、前記電極パッドの少なくとも一つは、前記絶縁膜の表面及び裏面にて露出し、前記露出する面が前記絶縁膜の表面又は裏面よりも窪んだ位置にあり、前記絶縁膜の表面及び裏面に形成された前記電極パッドは、その側面と前記ビアに接続される面とが、同一層の絶縁膜に埋設されており、前記絶縁膜の表面には凹部が設けられ、前記凹部の内部に前記電極パッドが形成されていることを特徴とする半導体搭載用配線基板。
IPC (2件)：
FI (5件)：
H01L23/12 N
, H01L23/12 501Z
, H05K3/46 N
, H05K3/46 Z
, H05K3/46 Q
5E346AA12
, 5E346AA15
, 5E346AA32
, 5E346AA43
, 5E346BB02
, 5E346BB16
, 5E346CC04
, 5E346CC05
, 5E346CC09
, 5E346CC10
, 5E346CC32
, 5E346CC46
, 5E346DD22
, 5E346DD33
, 5E346EE31
, 5E346FF01
, 5E346FF04
, 5E346FF18
, 5E346FF22
, 5E346FF45
, 5E346GG02
, 5E346GG15
, 5E346GG17
, 5E346HH21
, 5E346HH31
出願人引用 (3件)
審査官引用 (5件)
全件表示
前のページに戻る
