特許
J-GLOBAL ID:200903089914387090
半導体集積回路
発明者:
出願人/特許権者:
代理人 (1件):
小池 隆彌
公報種別:公開公報
出願番号(国際出願番号):特願平11-236371
公開番号(公開出願番号):特開2001-060863
出願日: 1999年08月24日
公開日(公表日): 2001年03月06日
要約:
【要約】【課題】 半導体集積論理回路において、特別な制御回路を必要とせずに、待機時の消費電流を抑え、論理情報も保持できるするようにする。さらに、回路動作時におけるサブスレッショルド電流も低減し、高集積化により増大する動作時のサブスレッショルド電流による電力消費も低減する。【解決手段】 電源-接地間に直列接続されたPチャネル型MOSFETMPとNチャネル型MOSFETMNとから成るインバータ回路において、上記Pチャネル型MOSFETMPを低サブスレッショルド電流のMOSFETにより構成し、上記Nチャネル型MOSFETMNを低しきい値電圧のMOSFETにより構成する。
請求項(抜粋):
電源-接地間に直列接続された第1の電界効果型トランジスタ及び第2の電界効果型トランジスタを含んで構成される半導体集積回路において、上記第1又は第2の電界効果型トランジスタの何れか一方を低しきい値電圧電界効果型トランジスタにより構成し、他方を低サブスレッショルド電流電界効果型トランジスタにより構成して成ることを特徴とする半導体集積回路。
IPC (2件):
H03K 19/20
, H03K 19/0948
FI (2件):
H03K 19/20
, H03K 19/094 B
Fターム (22件):
5J042AA10
, 5J042BA18
, 5J042CA00
, 5J042CA08
, 5J042CA24
, 5J042CA27
, 5J042DA02
, 5J056AA03
, 5J056BB17
, 5J056BB49
, 5J056CC00
, 5J056DD00
, 5J056DD13
, 5J056DD16
, 5J056DD29
, 5J056DD43
, 5J056EE11
, 5J056FF08
, 5J056FF09
, 5J056HH01
, 5J056HH02
, 5J056KK02
引用特許:
審査官引用 (17件)
-
半導体装置
公報種別:公開公報
出願番号:特願平5-003011
出願人:株式会社東芝
-
特開平2-122726
-
高速レベルシフト回路
公報種別:公開公報
出願番号:特願平4-152378
出願人:セイコーエプソン株式会社
-
特開平2-128514
-
特開平2-180426
-
論理信号のレベルシフト回路
公報種別:公開公報
出願番号:特願平5-043089
出願人:富士電機株式会社
-
特開平2-151125
-
半導体メモリの行選択デコーダ回路
公報種別:公開公報
出願番号:特願平9-239388
出願人:日本電気株式会社
-
遅延回路
公報種別:公開公報
出願番号:特願平4-079673
出願人:日本電気アイシーマイコンシステム株式会社
-
特開昭55-114035
-
特開昭64-024629
-
特開平2-122726
-
特開平2-128514
-
特開平2-180426
-
特開平2-151125
-
特開昭55-114035
-
特開昭64-024629
全件表示
前のページに戻る