強誘電性メモリ回路及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (4件)：浅村皓 , 浅村肇 , 安藤克則 , 池田幸弘
公報種別：公表公報
出願番号（国際出願番号）：特願2002-544725
公開番号（公開出願番号）：特表2004-515055
出願日： 2001年11月27日
公開日（公表日）： 2004年05月20日
要約：

強誘電性メモリ回路(C)は、強誘電性重合体薄膜の形態をした強誘電性メモリセル(F)、及び前記強誘電性メモリセル(F)と、その両側の表面に夫々接触する第一及び第二電極(E1;E2)を有し、前記セルの分極状態を、前記電極(E1;E2)に適当な電圧を印加することにより設定、切り替え、又は検出することができる。前記電極(E1;E2)の少なくとも一方は、少なくとも一つの接触層(P1;P2)で、前記メモリセル(C)と接する伝導性重合体からなる少なくとも一つの接触層(P1;P2)、及び場合により前記伝導性重合体(P1;P2)と接する金属フイルムの第二層(M1;M2)を有し、前記電極(E1;E2)の少なくとも一方が、伝導性重合体接触層(P1;P2)だけからなるか、又は伝導性重合体接触層(P1;P2)と金属フイルム層(M1;M2)との組合せからなる。この種の強誘電性メモリ回路の製造方法は、基体上に伝導性重合体薄膜の第一接触層を堆積し、次に前記第一接触層の上に強誘電性重合体薄膜を堆積し、次に前記強誘電性重合体薄膜の一番上の所に第二接触層を堆積する諸工程を有する。

請求項（抜粋）：

強誘電性重合体薄膜の形態をした強誘電性メモリセル(F)、及び前記強誘電性メモリセル(F)と、その両側の表面に夫々接触する第一及び第二電極(E1;E2)を有し、前記セルの分極状態が、前記電極(E1;E2)に適当な電圧を印加することにより設定、切り替え、又は検出することができる、強誘電性メモリ回路(C)において、前記電極(E1;E2)の少なくとも一方が、少なくとも一つの接触層(P1;P2)で、前記メモリセル(C)と接触する伝導性重合体からなる少なくとも一つの接触層(P1;P2)、及び場合により前記伝導性重合体(P1;P2)と接触する金属フイルムの第二層(M1;M2)を有し、前記電極(E1;E2)の少なくとも一方が、伝導性重合体接触層(P1;P2)だけからなるか、又は伝導性重合体接触層(P1;P2)と金属フイルム層(M1;M2)との組合せを含むことを特徴とする、強誘電性メモリ回路。

IPC (2件)：

H01L27/105 , H01L21/312

FI (2件)：

H01L27/10 444Z , H01L21/312 A

Fターム (15件)：

5F058AA10 , 5F058AC05 , 5F058AD06 , 5F058AD09 , 5F058AF04 , 5F058AG01 , 5F058AH04 , 5F058AH10 , 5F083FR01 , 5F083GA21 , 5F083JA31 , 5F083JA36 , 5F083JA38 , 5F083PR23 , 5F083PR33

引用特許：

審査官引用 (9件)

特開平2-158173
特開平3-126275
非線形素子基板の製造方法
公報種別：公開公報出願番号：特願平5-214499 出願人：シャープ株式会社

全件表示

前のページに戻る