特許

J-GLOBAL ID：200903090041428389

半導体装置の製造方法と半導体装置

発明者： 小倉 寿典 ,  小倉 輝 ,  森岡 博 ,  川村 和郎
出願人/特許権者： 富士通マイクロエレクトロニクス株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-199144
公開番号（公開出願番号）：特開2009-038103
出願日： 2007年07月31日
公開日（公表日）： 2009年02月19日
要約：

【課題】 CMOS装置の製造工程におけるコンタクト不良発生を抑制する。【解決手段】 半導体装置の製造方法は、(a)Si基板に、n型の第1の活性領域、p型の第2の活性領域を形成する工程と、(b)活性領域に、第1、第2のゲート電極構造、第1、第2のソース・ドレイン領域をそれぞれ形成する工程と、(c)第1のソース/ドレイン領域に、凹部を形成する工程と、(d)凹部にSi-Geを含むp型の圧縮応力を有する半導体エピタキシャル層を形成する工程と、(e)半導体基板上に引張応力を有する窒化シリコンのエッチストッパ膜、層間絶縁膜を形成する工程と、(f)層間絶縁膜、エッチストッパ膜を貫通して、コンタクト孔をエッチングする工程と、(g)半導体基板上方に酸素を含むプラズマを発生する工程と、(h)コンタクト孔に導電性プラグを埋め込む工程と、を有する。【選択図】 図1-3

請求項（抜粋）：

(a)Si表面を有する半導体基板に、n型の第1の活性領域、p型の第2の活性領域を形成する工程と、 (b)前記第1、第2の活性領域に、第1、第2のゲート電極構造、および第1、第2のソース/ドレイン領域をそれぞれ形成する工程と、 (c)前記第1のソース/ドレイン領域に、凹部を形成する工程と、 (d)前記凹部にSi-Ge含有層を形成する工程と、 (e)前記Si-Ge含有層上に窒化シリコン膜、層間絶縁膜を形成する工程と、 (f)前記層間絶縁膜、前記窒化シリコン膜をエッチングして、コンタクト孔を形成する工程と、 (g)工程(f)に続き、前記半導体基板を酸素プラズマに晒す工程と、 (h)前記コンタクト孔に導電材を埋め込んでプラグを形成する工程と、 を有する半導体装置の製造方法。

IPC (8件)：

H01L 21/823 ,  H01L 27/092 ,  H01L 21/28 ,  H01L 29/417 ,  H01L 21/768 ,  H01L 23/522 ,  H01L 21/336 ,  H01L 29/78

FI (7件)：

H01L27/08 321F ,  H01L21/28 A ,  H01L29/50 M ,  H01L21/90 D ,  H01L27/08 321E ,  H01L21/28 301S ,  H01L29/78 301Y

Fターム (153件)：

4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB21 ,  4M104CC01 ,  4M104DD04 ,  4M104DD05 ,  4M104DD08 ,  4M104DD16 ,  4M104DD17 ,  4M104DD19 ,  4M104DD22 ,  4M104DD23 ,  4M104DD24 ,  4M104DD28 ,  4M104DD37 ,  4M104DD79 ,  4M104DD84 ,  4M104DD91 ,  4M104EE05 ,  4M104EE09 ,  4M104EE12 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104FF14 ,  4M104FF22 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH15 ,  5F033HH04 ,  5F033HH07 ,  5F033HH11 ,  5F033HH21 ,  5F033HH25 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK03 ,  5F033KK07 ,  5F033KK11 ,  5F033KK21 ,  5F033KK25 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM07 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP04 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ00 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ38 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ76 ,  5F033QQ92 ,  5F033QQ94 ,  5F033QQ95 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR14 ,  5F033SS02 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS25 ,  5F033SS27 ,  5F033TT02 ,  5F033VV06 ,  5F033XX07 ,  5F033XX09 ,  5F033XX19 ,  5F033XX21 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB12 ,  5F048BC03 ,  5F048BC06 ,  5F048BC15 ,  5F048BD01 ,  5F048BE03 ,  5F048BF06 ,  5F048BF07 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA00 ,  5F140AB03 ,  5F140AC01 ,  5F140AC28 ,  5F140BA01 ,  5F140BE07 ,  5F140BE11 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG34 ,  5F140BG37 ,  5F140BG46 ,  5F140BH05 ,  5F140BH07 ,  5F140BH14 ,  5F140BH27 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ27 ,  5F140BK02 ,  5F140BK09 ,  5F140BK13 ,  5F140BK18 ,  5F140BK24 ,  5F140BK26 ,  5F140CA02 ,  5F140CA06 ,  5F140CB04 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC13 ,  5F140CE07 ,  5F140CE10

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-342667   出願人：株式会社日立製作所

審査官引用 (5件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願2005-049609   出願人：富士通株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2005-190733   出願人：松下電器産業株式会社
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願2003-411509   出願人：株式会社ルネサステクノロジ, トレセンティテクノロジーズ株式会社
• 半導体装置の製造方法および半導体装置
  公報種別：公開公報   出願番号：特願2006-006292   出願人：富士通株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-076182   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ