磁気記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-100806
公開番号（公開出願番号）：特開2003-297069
出願日： 2002年04月03日
公開日（公表日）： 2003年10月17日
要約：

【要約】【課題】同じビット線に接続されている、異なるアドレスのメモリセルの情報を任意のタイミングで読み出すことが可能なMRAMを提供する。【解決手段】アドレスAD00のメモリセルは、ビット線BL0aとBL0bとの間に、直列に接続されたMOSトランジスタQ1およびQ2と、磁気トンネル抵抗素子MR00とを備え、MOSトランジスタQ1およびQ2のゲート電極が、ワード線WL0aおよびWL0bに接続されている。メモリ線ML0およびML1は、それぞれNチャネル型のMOSトランジスタQ3およびQ31を介して参照電圧源VR1に共通に接続されるとともに、それぞれスイッチ付き電流源S1およびS2に接続される構成となっている。ビット線BL0a、BL0b、BL1aおよびBL1bは、それぞれ、スイッチ付きバッファB1〜B4の入力に接続され、それぞれの出力が、センスアンプSA1に与えられる。

請求項（抜粋）：

複数のビット線と、複数のワード線と、磁気トンネル接合素子とを少なくとも有するメモリセルを複数、マトリックス状に配列して構成されるメモリセルアレイを備えた磁気記憶装置であって、前記メモリセルは、対をなす第1および第2のビット線に電気的に接続され、前記磁気トンネル接合素子に対する情報の読み出しのための電流経路として少なくとも機能する第1の電流経路を有し、前記第1の電流経路は、前記第1の電流経路内に配設された第1および第2のスイッチ素子を有し、前記第1のスイッチ素子は、前記第1のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御し、前記第2のスイッチ素子は、前記第2のビット線と前記磁気トンネル接合素子との電気的な接続、非接続を制御するように配設される、磁気記憶装置。

IPC (4件)：

G11C 11/15 130 , G11C 11/15 150 , H01L 27/105 , H01L 43/08

FI (4件)：

G11C 11/15 130 , G11C 11/15 150 , H01L 43/08 Z , H01L 27/10 447

Fターム (17件)：

5F083FZ10 , 5F083HA02 , 5F083JA35 , 5F083JA38 , 5F083JA39 , 5F083KA03 , 5F083KA05 , 5F083KA06 , 5F083LA01 , 5F083LA03 , 5F083LA12 , 5F083MA06 , 5F083MA19 , 5F083MA20 , 5F083NA01 , 5F083PR34 , 5F083ZA28

引用特許：

審査官引用 (4件)

マルチポートメモリ
公報種別：公開公報出願番号：特願平6-029331 出願人：株式会社東芝
2重ポート式スタティック・ランダム・アクセス・メモリ・セル
公報種別：公開公報出願番号：特願平4-088725 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
特開昭60-076085

全件表示

前のページに戻る