特許
J-GLOBAL ID：200903090155999122
フロ-ティング・ゲ-ト領域形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-000105
公開番号（公開出願番号）：特開平11-261040
出願日： 1999年01月04日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】 フローティング・ゲートと制御ゲートとをそれぞれ有する不揮発性メモリ・セル内に、フローティング・ゲートを形成する方法を提供する。【解決手段】 まず、基板22の表面の上下に延びる複数の分離構造20を、基板内に形成する。次に、分離構造の少なくとも一部の上および間で、基板上にフローティング・ゲート層26を形成する。最後に、分離構造によって分離された複数のフローティング・ゲート領域を形成するために、分離構造に至るまでフローティング・ゲート層を平坦化する。
請求項（抜粋）：
不揮発性メモリ・セル内にフローティング・ゲート領域を形成する方法において、a)基板の表面の上下に延びる複数の分離構造を、前記基板内に形成する工程と、b)前記分離構造の少なくとも一部の上および間で、前記基板上にフローティング・ゲート層を形成する工程と、c)前記分離構造によって分離された複数の前記フローティング・ゲート領域を形成するために、前記分離構造に至るまで前記フローティング・ゲート層を平坦化する工程と、を含むことを特徴とするフローティング・ゲート領域形成方法。
IPC (4件)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
