特許
J-GLOBAL ID：200903090172713712
半導体基板の作製方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平8-041709
公開番号（公開出願番号）：特開平9-237884
出願日： 1996年02月28日
公開日（公表日）： 1997年09月09日
要約：
【要約】【課題】 品質が十分なSOI基板を再現性よく作製する。同時にウエハの再使用等による省資源、コストダウンを実現する。【解決手段】 少なくとも1層の非多孔質薄膜が多孔質Si層を介して形成されたSi基体である第1の基体11の主面を、第2の基体15の主面と貼り合わせる工程と、前記第1の基体11と前記第2の基体15との貼合せ基体の側面において前記多孔質Si層を表出させる工程と、前記貼合せ基体を酸化することにより前記多孔質Si層を分割する工程と、前記多孔質Si層の分割により分離された前記第2の基体15側の多孔質Si12および酸化された多孔質Si層16を除去する工程と、を有する半導体基板の作製方法。
請求項（抜粋）：
少なくとも1層の非多孔質薄膜が多孔質Si層を介して形成されたSi基体である第1の基体の主面を、第2の基体の主面と貼り合わせる工程と、前記第1の基体と前記第2の基体との貼合せ基体の側面において前記多孔質Si層を表出させる工程と、前記貼合せ基体を酸化することにより前記多孔質Si層を分割する工程と、前記多孔質Si層の分割により分離された前記第2の基体側の多孔質Siおよび酸化された多孔質Si層を除去する工程と、を有する半導体基板の作製方法。
IPC (3件)：
H01L 27/12
, H01L 21/02
, H01L 21/20
H01L 27/12 B
, H01L 21/02 B
, H01L 21/20
