特許
J-GLOBAL ID：200903090250422290
半導体製造方法及びその製造ライン
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-020917
公開番号（公開出願番号）：特開平9-213756
出願日： 1996年02月07日
公開日（公表日）： 1997年08月15日
要約：
【要約】【課題】半導体の製造ライン上での処理基板を、全数検査、または十分な検査頻度での抜き取り検査を実現し、この検査データと他のデータとを組み合わせることにより、効率良く製造ラインを管理できる半導体製造方法及びその製造ラインを提供する。【解決手段】基板上に形成されたパターンの規則的な配列を検出する手段と、規則的な配列以外の不規則成分を抽出する手段とから構成される異物検査装置およびその検出データを収集する手段と,異物発生に関連する事が予想されるプロセスパラメータあるいは作業に関するデータを収集する手段と,これらの情報を処理する手段から構成される。
請求項（抜粋）：
半導体の製造工程の途中で、前記半導体の基板のチップ内の繰り返しパターン部及び形成パターン密度の低い部分の異物を検査し、該検査結果と前記半導体の製造に関する情報に基づいて、前記製造工程及び該製造工程中の各製造装置の異物の発生の状態を判定することを特徴とする半導体製造方法。
IPC (5件)：
H01L 21/66
, G01N 21/88
, G06M 11/00
, H01L 21/02
, G06F 17/60
H01L 21/66 A
, H01L 21/66 J
, G01N 21/88 E
, G06M 11/00 Z
, H01L 21/02 Z
, G06F 15/21 R
