特許
J-GLOBAL ID：200903090348573076
同期式DRAMからなるメモリに適したアドレス割り付けとアドレスロック機能を有するプロセッサシステム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
矢島 保夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-128938
公開番号（公開出願番号）：特開平9-016469
出願日： 1996年04月25日
公開日（公表日）： 1997年01月17日
要約：
【要約】【課題】同期式DRAM等で構成され、物理バンクグループに分けられた複数のメモリバンクに対してローアドレス固定モードを利用する機会を増大することができるプロセッサシステムを提供することを目的とする。【解決手段】複数のメモリバンクを物理バンクグループを横断して複数の論理グループに分け、各論理グループ単位にブロックインタリーブ方式でアドレスを割り付ける。各リクエスタから出力する一連のリクエストが、同じメモリバンクの同じローアドレスをアクセスする複数のリクエストを含むときに、各リクエスタはそれらの複数のリクエストに対してローアドレスのロックを要求し、RA管理部78でその要求を記憶する。プライオリティ回路96は、他のリクエスタから与えられた後続のリクエストが、ロックされたローアドレスを有するメモリバンクの、ロックされたローアドレス以外のローアドレスへのアクセスを要求したときには、このリクエストよりロック元の所定数のリクエストを優先して選択する。
請求項（抜粋）：
各々がN個(Nは2以上の整数)のメモリバンクからなるM個(Mは2以上の整数)の物理バンクグループに分けられた、複数のメモリバンクからなる記憶装置と、該記憶装置に対するメモリアクセスリクエストをそれぞれ出力する複数のリクエスト回路と、該記憶装置と該複数のリクエスト回路とに接続され、それぞれ該複数の物理バンクグループの一つに対応して設けられ、該複数のリクエスト回路から並列に出力される複数のメモリアクセス要求を調停して、該複数のメモリアクセス要求の一つを対応する物理バンクグループに転送するための複数のプライオリティ制御部とを有し、各メモリバンクは、ローアドレスとカラムアドレスとでもってアクセスされる複数の記憶位置を有するメモリにより構成され、該メモリは、同じローアドレスを有し異なるカラムアドレスを有する一群の記憶位置を、該ローアドレスを一度印加し、該一群の記憶位置のカラムアドレスを連続して印加することにより連続してアクセス可能に構成され、該複数のメモリバンクは、同一の物理バンクグループ内メモリバンク番号を持つM個のメモリバンクが同一の論理バンクグループに所属するように、それぞれM個のメモリバンクからなるN個の論理バンクグループに区分され、それぞれM×L(Lは2以上の整数)個のアドレスからなる複数のアドレスブロックが、順次異なる論理グループに割り付けられ、各アドレスブロックに属するM×L個のアドレスは、そのアドレスブロックが割り付けられた論理グループに属するM個のメモリバンクの順次異なるものにインタリーブ方式に従って割り付けられ、その結果として、該論理グループに属するM個のメモリバンクの各々にはL個のアドレスが割り付けられ、各メモリバンクに割り付けられた複数のアドレスの内、同一のアドレスブロックに属するL個のアドレスは、同一のローアドレスを有し、異なるカラムアドレスを有する複数の記憶位置に割り付けられているプロセッサシステム。
IPC (2件)：
G06F 12/06 540
, G06F 12/06 550
G06F 12/06 540 C
, G06F 12/06 550 A
