特許

J-GLOBAL ID：200903090419607988

表示装置およびその製造方法

発明者： 田辺 英夫 ,  下村 繁雄 ,  大倉 理 ,  栗田 雅章 ,  木村 泰一 ,  中村 考雄
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2002-019751
公開番号（公開出願番号）：特開2002-313810
出願日： 2002年01月29日
公開日（公表日）： 2002年10月25日
要約：

【要約】【課題】 開口率の向上、薄膜トランジスタの周辺の段差の抑制を図る。【解決手段】 絶縁性基板に薄膜トランジスタが形成され、この薄膜トランジスタは、チャネル領域、このチャネル領域の両脇側に濃度の高い不純物がドープされたドレインおよびソース領域、ドレイン領域とチャネル領域との間およびソース領域とチャネル領域との間のうち少なくとも一方に濃度の低い不純物がドープされたLDD領域を有するポリシリコンからなる半導体層と、この半導体層の上面に形成され、チャネル領域、LDD領域、ドレインおよびソース領域に到ってそれぞれ段階的に順次膜厚が小さくなる絶縁膜と、前記チャネル領域上に前記絶縁膜を介して形成されるゲート電極とを備える。

請求項（抜粋）：

表示装置を構成する基板に薄膜トランジスタが形成され、この薄膜トランジスタは、チャネル領域、このチャネル領域の両脇側に濃度の高い不純物がドープされたドレインおよびソース領域、ドレイン領域とチャネル領域との間およびソース領域とチャネル領域との間あるいはドレイン領域とチャネル領域の間に濃度の低い不純物がドープされたLDD領域を有するポリシリコンからなる半導体層と、この半導体層の上面に形成され、チャネル領域、LDD領域、ドレインおよびソース領域あるいはドレイン領域に到ってそれぞれ段階的に順次膜厚が小さくなる絶縁膜と、前記チャネル領域上に前記絶縁膜を介して形成されるゲート電極とを備えることを特徴とする表示装置。

IPC (3件)：

H01L 21/336 ,  G02F 1/1368 ,  H01L 29/786

FI (3件)：

G02F 1/1368 ,  H01L 29/78 617 S ,  H01L 29/78 616 A

Fターム (31件)：

2H092JA24 ,  2H092JA41 ,  2H092JA46 ,  2H092KA04 ,  2H092MA15 ,  2H092MA18 ,  2H092MA27 ,  2H092NA07 ,  5F110AA26 ,  5F110AA30 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110EE04 ,  5F110EE06 ,  5F110FF02 ,  5F110FF12 ,  5F110GG02 ,  5F110GG13 ,  5F110GG35 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HM03 ,  5F110HM15 ,  5F110HM17 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN72 ,  5F110QQ02 ,  5F110QQ11

引用特許：

審査官引用 (3件)

• 薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平10-262880   出願人：株式会社東芝
• 半導体装置の作製方法
  公報種別：公開公報   出願番号：特願平8-332894   出願人：株式会社半導体エネルギー研究所
• 半導体装置の作製方法
  公報種別：公開公報   出願番号：特願2000-034509   出願人：株式会社半導体エネルギー研究所