半導体集積回路装置

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-326733
公開番号（公開出願番号）：特開平8-180684
出願日： 1994年12月28日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】メモリセルへの書き込み時の消費電力を削減し、低電圧時にメモリセルを構成しているMOSFETの基板電位を変化させることなく、メモリセルを高速に読みだす。【構成】スタティック型のメモリセルがアレー状に形成された半導体集積回路で、同一行の該メモリセルの二つの駆動MOSFETのソース電極に共通接続されたソース線を、該メモリセルの書き込み時には、フローティング状態にするか、あるいは、該メモリセル負荷素子に接続されている電位点に接続し、該メモリセルの読み出し時には、該ソース電極に接続している拡散層と該駆動MOSFETの基板から構成されるPN接合に少量の順方向バイアスがかかるような電位点に接続する。

請求項（抜粋）：

二つの駆動MOSFET及び少なくとも二つの転送MOSFETと、二つの負荷素子とにより構成されたスタティック型のメモリセルがアレー状に形成され、該二つの負荷素子の一方の電極が共に第1動作電位点に接続され、同一列の該メモリセルの該二つの転送MOSFETのソース電極あるいはドレイン電極に共通接続された少なくとも一対のビット線と、同一行の該メモリセルの該二つの転送MOSFETのゲート電極に共通接続された少なくとも一つのワード線と、同一行の該メモリセルの該二つの駆動MOSFETのソース電極に共通接続された少なくとも一つのソース線から構成されている半導体集積回路において、該メモリセルの非動作時には、該ソース線を第2動作電位点に接続し、該メモリセルの書き込み時には、該ソース線に外部から電位を供給しないフローティング状態にするか、あるいは、該第1動作電位点または第3動作電位点に接続することを特徴とする半導体集積回路装置。

引用特許：

審査官引用 (5件)

特開昭58-122693
特開昭58-211391
半導体記憶装置
公報種別：公開公報出願番号：特願平4-349294 出願人：川崎製鉄株式会社

全件表示

前のページに戻る