特許

J-GLOBAL ID：200903090654521292

半導体装置

発明者： 吉川 英邦 ,  佐藤 弘 ,  重松 孝次
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-238664
公開番号（公開出願番号）：特開2003-051193
出願日： 2001年08月07日
公開日（公表日）： 2003年02月21日
要約：

【要約】【課題】 書き込み/消去時のビットのしきい値電圧シフト量のばらつきを抑えることができる半導体装置を提供する。【解決手段】 フラッシュメモリであって、情報を記憶するメモリアレイ1を有し、このメモリアレイ1はユーザーがアクセスできる領域のユーザーエリア2と、ユーザーがアクセスできない領域のテストエリア3に分けられ、テストエリア3には、メモリアレイ1に対する書き込み/消去時の印加電圧をアドレス単位で変更するための変更情報が保持されている。この変更情報には、8ビットのトリミングデータが予め書き込まれ、下位の4ビット(ビット0〜3)で書き込み電圧を、上位の4ビット(ビット4〜7)で消去電圧をそれぞれ変えることにより、書き込み/消去時間を短縮し、書き込み/消去後のしきい値電圧分布を狭帯化する。

請求項（抜粋）：

情報を記憶する記憶回路と、前記記憶回路に対する書き込み時の印加電圧をアドレス単位で変更するための変更情報を保持する保持回路と、前記保持回路に保持された変更情報に基づいて、前記記憶回路に対する書き込み時のアドレスに対応する書き込み電圧を制御する制御回路とを有することを特徴とする半導体装置。

IPC (6件)：

G11C 16/02 ,  G11C 16/06 ,  H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (6件)：

G11C 17/00 611 E ,  H01L 29/78 371 ,  G11C 17/00 612 E ,  G11C 17/00 631 ,  G11C 17/00 601 E ,  H01L 27/10 434

Fターム (17件)：

5B025AA00 ,  5B025AB00 ,  5B025AC01 ,  5B025AD00 ,  5B025AD01 ,  5B025AD04 ,  5B025AD08 ,  5B025AE05 ,  5B025AE08 ,  5F083ER01 ,  5F083ER21 ,  5F083LA10 ,  5F083ZA20 ,  5F101BE05 ,  5F101BE07 ,  5F101BF01 ,  5F101BH26

引用特許：

審査官引用 (3件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-258055   出願人：株式会社東芝
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平5-344152   出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体ディスク装置
  公報種別：公開公報   出願番号：特願平6-250786   出願人：三菱電機株式会社