特許

J-GLOBAL ID：200903091002584248

横型高耐圧MOSFET及びこれを備えた半導体装置

発明者： 多田 元 ,  斉藤 俊
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願2001-369980
公開番号（公開出願番号）：特開2003-174160
出願日： 2001年12月04日
公開日（公表日）： 2003年06月20日
要約：

【要約】【課題】 横型高耐圧MOSFETの耐圧を確保しつつオン抵抗の低減を図り、横型高耐圧pMOSFETの面積を縮小する。【解決手段】 第1導電型の横型高耐圧MOSFET100のゲート酸化膜107の膜厚を、ソース・ドレイン間の最大動作電圧に対する電界値が4MV/cm以下となる厚さに形成し、前記ドレイン拡散層114をその不純物総量が2×1012/cm2以上となるよう形成する

請求項（抜粋）：

第2導電型半導体基板の表面側から拡散形成された第1導電型のドレイン拡散層と、前記半導体基板の表面側から拡散され前記ドレイン拡散層を取り囲むように形成された第2導電型のボディー拡散層と、該ボディー拡散層内に前記ドレイン拡散層との境界から所定距離離れた領域に表面側から形成された第1導電型のソース拡散層と、前記ドレイン拡散層の表面側から形成された第1導電型のドレインコンタクト拡散層と、前記ソース拡散層の端部から前記ドレイン拡散層の一部にわたって形成されたゲート酸化膜と、前記ドレイン拡散層表面のうち前記ドレインコンタクト拡散層及び前記ゲート酸化膜が形成されていない領域に形成されたフィールド酸化膜と、前記ゲート酸化膜上から前記フィールド酸化膜の一部にわたって形成されたゲート電極とを備えた横型高耐圧MOSFETにおいて、前記ゲート酸化膜厚は、ソース・ドレイン間の絶対最大定格電圧に対する電界値が4MV/cm以下となる厚さであり、前記ドレイン拡散層の不純物総量は2×1012/cm2以上であることを特徴とする横型高耐圧MOSFET。

IPC (3件)：

H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 29/78 301 G ,  H01L 29/78 301 S ,  H01L 27/08 321 E

Fターム (34件)：

5F048AA05 ,  5F048AC03 ,  5F048AC06 ,  5F048BA01 ,  5F048BA12 ,  5F048BB16 ,  5F048BC18 ,  5F048BE03 ,  5F048BE04 ,  5F048BE05 ,  5F048BE06 ,  5F048BG12 ,  5F048BH01 ,  5F140AA05 ,  5F140AA25 ,  5F140AA39 ,  5F140AB01 ,  5F140AB03 ,  5F140BA01 ,  5F140BA16 ,  5F140BC05 ,  5F140BD19 ,  5F140BF44 ,  5F140BH17 ,  5F140BH30 ,  5F140BH43 ,  5F140BH49 ,  5F140BH50 ,  5F140BK13 ,  5F140CB01 ,  5F140CB02 ,  5F140CB08 ,  5F140CD01 ,  5F140CD09

引用特許：

審査官引用 (4件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-297148   出願人：株式会社デンソー
• 拡大ドレインRESURF横DMOS装置
  公報種別：公開公報   出願番号：特願平7-120340   出願人：テキサスインスツルメンツインコーポレイテツド
• 半導体集積回路装置の製造方法および検査方法
  公報種別：公開公報   出願番号：特願平10-123144   出願人：株式会社日立製作所
• 拡張ドレインRESURF横型DMOS素子並びに製造方法
  公報種別：公開公報   出願番号：特願平7-120341   出願人：テキサスインスツルメンツインコーポレイテツド