特許
J-GLOBAL ID:200903091174703184
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-255108
公開番号(公開出願番号):特開2000-091290
出願日: 1998年09月09日
公開日(公表日): 2000年03月31日
要約:
【要約】【課題】 金属汚染なくシリサイドの表面を洗浄する半導体装置の製造方法を提供する。【解決手段】 ゲート電極上部、ソース/ドレイン上に、シリコンとコバルトの合金からなるシリサイド層を形成する。次に、層間膜を形成した後、層間膜のソース/ドレイン上の領域の所定位置に、コンタクトホールを形成する。次に、レジストパターンをSPM洗浄、EDTAあるいはその塩を含むキレート剤を添加したAPM洗浄によりを順次行って除去する。ついで、コンタクトホール底部に露出しているシリサイド層表面をEDTAあるいはその塩を含むキレート剤を添加したAPM洗浄、希弗酸の洗浄を順次行う。次に、露出しているシリサイド層上に選択的にポリシリコンを堆積して、コンタクトホール内を埋め込むようにプラグを形成する。
請求項(抜粋):
シリコン基板上に絶縁膜からなる素子分離領域を形成する工程と、前記素子分離領域に囲まれた所定の領域にシリサイドを含むゲート電極成する工程と、不純物を注入してソース領域とドレイン領域を形成する工程と、前記ゲート電極および、前記ソース領域と前記ドレイン領域上に層間膜を形成する工程と、前記層間膜に前記ゲート電極まで達するコンタクトホールを開口する工程と、前記シリサイドを構成する金属と錯体を形成するキレート剤を添加した洗浄液により前記ゲート電極の表面を洗浄する工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/304 647
, H01L 21/304 641
, H01L 21/28 301
, H01L 29/78
, H01L 21/336
FI (4件):
H01L 21/304 647 A
, H01L 21/304 641
, H01L 21/28 301 D
, H01L 29/78 301 Y
Fターム (30件):
4M104AA01
, 4M104BB01
, 4M104BB20
, 4M104BB21
, 4M104CC01
, 4M104DD08
, 4M104DD22
, 4M104DD31
, 4M104DD32
, 4M104DD46
, 4M104DD64
, 4M104DD80
, 4M104DD84
, 4M104FF13
, 4M104FF14
, 4M104FF21
, 4M104GG09
, 4M104GG14
, 4M104GG16
, 4M104HH20
, 5F040DB01
, 5F040DC01
, 5F040EA08
, 5F040EA09
, 5F040EC01
, 5F040EC07
, 5F040EC13
, 5F040EF02
, 5F040EH02
, 5F040FC19
引用特許:
前のページに戻る