特許
J-GLOBAL ID：200903091465217295
強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2003-111384
公開番号（公開出願番号）：特開2004-319744
出願日： 2003年04月16日
公開日（公表日）： 2004年11月11日
要約：
【課題】強誘電体キャパシタの強誘電体膜の側壁に発生するダメージ領域を、キャパシタの有効領域外に形成し、強誘電体キャパシタの信頼性を高める。【解決手段】板状部38aの主表面a上に、第1の凸部38bを形成して下地38とする。板状部の主表面及び第1の凸部の表面に沿ってイリジウム膜82を形成し、第2の凸部62bを形成する。第2の凸部の周囲のイリジウム膜上に、その表面が第2の凸部の頂面cと実質的に同一面位置となる厚みにシリコン酸化膜83を形成する。第2の凸部の頂面上からシリコン酸化膜上に亘って、強誘電体膜のタンタル酸ストロンチウムビスマス膜84を形成する。強誘電体膜上のうち、第2の凸部の頂面と対向する領域にイリジウム86を形成する。強誘電体膜に対してエッチングを行い、強誘電体膜のうち、第2の凸部の上側部分とシリコン酸化膜と接触しかつ該上側部分を所定幅で取り囲む部分とを残存させる。【選択図】 図5
請求項（抜粋）：
板状部の主表面上に、第1の凸部を形成して下地とする下地形成工程と、
露出している前記板状部の主表面及び前記第1の凸部の表面に沿って下部電極膜を形成し、頂面を有する第2の凸部を形成する下部電極膜形成工程と、
前記第2の凸部の周囲の下部電極膜上に、その表面が前記第2の凸部の頂面と実質的に同一面位置となる厚みで常誘電体膜を形成する常誘電体膜形成工程と、前記第2の凸部の頂面上から前記常誘電体膜上に亘って、強誘電体膜を形成する強誘電体膜形成工程と、
該強誘電体膜上のうち、前記第2の凸部の頂面と対向する領域に、上部電極膜を形成する上部電極膜形成工程と、
前記強誘電体膜に対してエッチングを行って、前記強誘電体膜のうち、前記第2の凸部の上側部分と、前記常誘電体膜と接触しかつ該上側部分を所定幅で取り囲む部分とを残存させるエッチング工程と
を含むことを特徴とする強誘電体キャパシタの製造方法。
IPC (1件)：
FI (1件)：
Fターム (20件)：
5F083FR02
, 5F083FR03
, 5F083JA15
, 5F083JA17
, 5F083JA19
, 5F083JA36
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA43
, 5F083LA19
, 5F083MA06
, 5F083MA17
, 5F083MA18
, 5F083MA20
, 5F083PR21
, 5F083PR23
, 5F083PR33
, 5F083PR34
, 5F083PR40
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
