特許
J-GLOBAL ID：200903091491793148

可変リフレッシュ制御を有するメモリおよびその方法

発明者：
ペレー、ペリー エイチ.

ペレー、ペリー エイチ. について

, 
バーガン、ジョン エム.

バーガン、ジョン エム. について


出願人/特許権者：
フリースケール セミコンダクター インコーポレイテッド

フリースケール セミコンダクター インコーポレイテッド について


代理人 (1件)： 桑垣 衛
公報種別：公表公報
出願番号（国際出願番号）：特願2006-503388
公開番号（公開出願番号）：特表2006-518532
出願日： 2004年02月06日
公開日（公表日）： 2006年08月10日
要約：
メモリ(10)は、メモリ・アレイ(12)、充電ポンプ(18)、電圧調整器(20)、リフレッシュ制御回路(16)、およびリフレッシュ計数器(22)を有する。充電ポンプ(18)は、基板バイアスをメモリ・アレイ(12)に供給する。電圧調整器(20)は、上限と下限との範囲内に基板バイアスの電圧レベルを維持するためのポンプ・イネーブル信号を供給する。リフレッシュ制御回路(16)は、リフレッシュ動作を制御する。リフレッシュ計数器(22)は、ポンプ・イネーブル信号を受け取るように結合され、そして応答して、リフレッシュ・タイミング信号をリフレッシュ制御回路(16)に供給して、メモリ・アレイ(12)のリフレッシュ速度を制御する。プログラム可能ヒューズ回路(26)は、計数器(22)を使用してリフレッシュ速度をプログラムするために設けられる。プログラム可能ヒューズ回路(26)は、ウエハ・プローブ試験中に、または基板レベルのバーンイン中にプログラムすることが可能である。内蔵自己試験(BIST)回路(24)は、試験を容易にするために含むことが可能である。
請求項（抜粋）：
格納されたデータを維持するために周期的なリフレッシュを必要とする複数のメモリ・セルと、 同複数のメモリ・セルに接続された、基板バイアスを供給するための充電ポンプと、 同充電ポンプに接続された、該基板バイアスの電圧レベルを制御するポンプ・イネーブル信号を供給するための電圧調整器と、 該ポンプ・イネーブル信号を受け取るように該電圧調整器に接続された入力端子を有し、かつ応答してリフレッシュ・タイミング信号を供給するリフレッシュ計数器と、 同リフレッシュ・タイミング信号を受け取るように接続され、かつ応答して該複数のメモリ・セルのリフレッシュ動作を制御するリフレッシュ制御回路と、からなるメモリ。
IPC (4件)：
G11C 11/406 ,  G11C 11/401 ,  G11C 29/12 ,  G11C 29/08
FI (4件)：
G11C11/34 363L ,  G11C11/34 371A ,  G11C29/00 671B ,  G11C29/00 671S
Fターム (14件)：
5L106AA01 ,  5L106DD11 ,  5L106DD24 ,  5L106FF02 ,  5M024AA20 ,  5M024BB22 ,  5M024BB39 ,  5M024EE05 ,  5M024EE24 ,  5M024EE26 ,  5M024MM06 ,  5M024PP01 ,  5M024PP04 ,  5M024PP10
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM