特許
J-GLOBAL ID：200903091734525651
2次元トレンチキャパシタを備えたダイナミックランダムアクセスメモリの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
西川 惠清 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-150206
公開番号（公開出願番号）：特開平11-233736
出願日： 1998年05月29日
公開日（公表日）： 1999年08月27日
要約：
【要約】【課題】ダイナミックランダムアクセスメモリのキャパシタ容量を2次元トレンチキャパシタ構造により増大させ、2次元トレンチキャパシタ構造によりフローティング・ボディ・エフェクト問題を解消する。【解決手段】絶縁体上シリコン(SOI)膜3を貫通して下方の絶縁膜2を経て半導体基板1の上層部に形成された下部切欠き6cまでを含む垂直トレンチ6aを形成し、絶縁膜2を横方向にエッチングすることで横向トレンチ6bを形成することにより、垂直トレンチ6aと横向トレンチ6bと下部切欠き6cとからなる2次元トレンチを形成する。その後、2次元トレンチの内壁に第1のポリシリコン膜7を堆積した後、誘電膜8を堆積し、続いて、2次元トレンチ内部を第2のポリシリコン膜9で完全に充填して2次元トレンチキャパシタを形成する。その後、絶縁体上シリコン膜3の主表面側に伝達ゲートトランジスタを形成する。
請求項（抜粋）：
半導体基板に絶縁膜を形成するとともに該絶縁膜上に絶縁体上シリコン膜を形成するステップと、前記絶縁体上シリコン膜上にパッド酸化シリコン膜を形成するステップと、前記パッド酸化シリコン膜および前記絶縁体上シリコン膜ならびに前記絶縁膜および前記半導体基板の上層部までを含む垂直トレンチを形成するステップと、該垂直トレンチ内部で露出した前記絶縁膜中に横向トレンチを形成するステップと、前記垂直トレンチおよび横向トレンチの露出された内壁に第1のポリシリコン膜を堆積するステップと、前記第1のポリシリコン膜上に誘電膜を形成するステップと、前記誘電膜上に第2のポリシリコン膜を堆積することにより前記垂直トレンチおよび横向トレンチを完全に充填するステップと、前記垂直トレンチおよび横向トレンチ中にキャパシタ構造を形成するものであって前記第1のポリシリコン膜により形成されるストレージノード構造、および前記誘電膜により形成されるキャパシタ誘電膜、ならびに前記第2のポリシリコン膜により形成されるセルプレートを備えるとともに、前記ストレージノード構造で前記絶縁体上シリコン膜を前記半導体基板に接続させるステップと、前記絶縁体上シリコン膜上に伝達ゲートトランジスタを形成するステップとを具備することを特徴とする2次元トレンチキャパシタを備えたダイナミックランダムアクセスメモリの製造方法。
IPC (2件)：
H01L 27/108
, H01L 21/8242
