特許
J-GLOBAL ID：200903091805780585
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
泉 克文
公報種別：公開公報
出願番号（国際出願番号）：特願平11-106117
公開番号（公開出願番号）：特開2000-299388
出願日： 1999年04月14日
公開日（公表日）： 2000年10月24日
要約：
【要約】【課題】 MOSトランジスタのゲート絶縁膜の厚さを増加させることなく、ゲート絶縁膜に加わる電界ストレスを緩和し、信頼性を向上させることのできる半導体集積回路装置を提供する。【解決手段】 バイパスコンデンサとして動作する第1導電型のMOSトランジスタ10のゲート電極6を第2導電型の半導体層によって形成する。電源電圧線11、12からMOSトランジスタ10に電圧が供給されたときに、半導体基板1に第1導電型のチャネル領域7が生成されることにより、ゲート絶縁膜5の内部に生成される電界が弱められる。
請求項（抜粋）：
ゲート電極が第1電源電圧線に電気的に接続されると共に、一対のソース・ドレイン領域のそれぞれが第2電源電圧線に電気的に接続されることによって、前記第1および第2の電源電圧線間のバイパスコンデンサとして動作する第1導電型のMOSFETを半導体基板に備えてなる半導体集積回路装置であって、前記ゲート電極は前記半導体基板上にゲート絶縁膜を介して形成されると共に、前記第1導電型とは逆の極性を持つ第2導電型の半導体層からなり、前記第1および第2の電源電圧線のそれぞれから前記MOSFETに電圧が供給されたときに、前記半導体基板に前記第1導電型のチャネル領域が生成されることによって前記ゲート絶縁膜内部の電界が弱められることを特徴とする半導体集積回路装置。
IPC (5件)：
H01L 21/8234
, H01L 27/088
, H01L 27/04
, H01L 21/822
, H01L 29/94
H01L 27/08 102 A
, H01L 29/94 Z
, H01L 27/04 B
5F038AC20
, 5F038BB06
, 5F038EZ20
, 5F048AA07
, 5F048AB08
, 5F048AC01
, 5F048AC03
, 5F048AC10
, 5F048BA01
, 5F048BB06
, 5F048BB07
, 5F048BE04
, 5F048BG12
