トレンチスプリットゲート不揮発性フラッシュメモリセル構造を形成、および操作する方法

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：江原省吾 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-115175
公開番号（公開出願番号）：特開2002-373948
出願日： 2002年04月17日
公開日（公表日）： 2002年12月26日
要約：

【要約】【目的】トレンチスプリットゲート不揮発性フラッシュメモリセル構造を形成し、および操作する方法【構成】本構造の補助ゲートはゲートの片側にあるトレンチの内部に形成され、かつその補助ゲートの下にソース端子があり、それによってセルに対する補助ゲートとソース端子の全体的な区域占有を低減し、かつ記録密度を増加する。共通ソース端子を深いNウェル層の内部に囲うことにより、セルからデータを読み出すためのソース抵抗が低減され、かつコンタクト開口部からのエッチングのプロセスが単純化される。その構造はまた殆どのホットエレクトロンをフローティングゲート中に注入することを確実にし、それによって実行速度を増加する。

請求項（抜粋）：

P型基板、前記P型基板の上の深いNウェル層、前記深いNウェル層の上の浅いPウェル層、前記深いNウェル層の内部のソース領域、前記ソース領域の上の前記深いNウェル層と前記浅いPウェル層の内部のトレンチ補助ゲート領域、前記補助ゲート領域の片側の前記浅いPウェル層の上のゲート領域、および前記ゲート領域の片側の前記浅いPウェル層の内部のドレイン領域を有する、ことを特徴とするトレンチスプリットゲート不揮発性フラッシュメモリセル構造。

IPC (5件)：

H01L 21/8247 , G11C 16/04 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 29/78 371 , H01L 27/10 434 , G11C 17/00 621 Z

Fターム (36件)：

5B025AA01 , 5B025AC01 , 5B025AC04 , 5B025AD05 , 5B025AE05 , 5F083EP05 , 5F083EP27 , 5F083EP32 , 5F083EP34 , 5F083EP35 , 5F083EP54 , 5F083EP55 , 5F083EP67 , 5F083EP79 , 5F083ER02 , 5F083ER09 , 5F083ER14 , 5F083ER15 , 5F083ER21 , 5F083ER29 , 5F083GA09 , 5F083GA11 , 5F101BA04 , 5F101BA29 , 5F101BA36 , 5F101BB02 , 5F101BC12 , 5F101BC13 , 5F101BD03 , 5F101BD13 , 5F101BD16 , 5F101BD22 , 5F101BD34 , 5F101BE02 , 5F101BE05 , 5F101BE07

引用特許：

審査官引用 (7件)

低電圧EEPROM/NVRAMトランジスターとその製造方法
公報種別：公開公報出願番号：特願平10-051220 出願人：小椋正気
特開昭62-269363
特開平1-150364

全件表示

前のページに戻る