特許
J-GLOBAL ID：200903039964298997
低電圧EEPROM/NVRAMトランジスターとその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
田中 香樹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-051220
公開番号（公開出願番号）：特開平11-220044
出願日： 1998年01月27日
公開日（公表日）： 1999年08月10日
要約：
【要約】 (修正有)【目的】 エレクトロンの注入効率を上げることにより,低電圧化成いは書き込み時間の短縮を図る。その低電圧高注入とFNトンネルを組み合わせることにより不揮発性のランダムアクセスメモリー動作を得る。【構成】 チャンネルホツトエレクトロンの速度方向の水平面に対し,垂直にフローテイングゲートを置くと同時に垂直面チャンネルの不純物分布を最適化した,垂直段差トランジスター構造を構成する。垂直ゲートとドレイン電圧の水平電界相乗効果と非散乱直進注入はエレクトロンのフローテイングゲートへの注入効率を高める。ビツト線の電圧選択により書き込み消去も同時に出来るNVRAMである。
請求項（抜粋）：
チャンネルからフローティングゲートへのチャンネルホツトエレクトロンの注入をより効率的に出来る、電気的にプログラム出来るメモリーデバイスで次の特徴を持つもの:ソースとドレイン間にチャンネルを持つ基板;前記のチャンネル領域とソース/ドレインの一部の上に電導層のフローティングゲート層があり,前記の基板とフローティングゲート層間に誘電層を持つ構造;前記フローティングゲート下の前記のチャンネルに水平と垂直な部分を両方持つもの
IPC (5件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 27/105
H01L 29/78 371
, H01L 27/10 434
, H01L 27/10 441
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
