特許

J-GLOBAL ID：200903091929953771

MOS型トランジスタ及びその製造方法

発明者： 白石 和明 ,  岩崎 直史 ,  阿部 雄二 ,  井上 義昭
出願人/特許権者： 東芝コンポーネンツ株式会社
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-183365
公開番号（公開出願番号）：特開2004-031515
出願日： 2002年06月24日
公開日（公表日）： 2004年01月29日
要約：

【課題】本発明は、オン抵抗の低減、生産性の向上を図ることを課題とする。【解決手段】リードフレーム21と、このリードフレーム21に搭載されたペレット24と、ソース、ドレイン及びゲート用リード端子22,28,29と、前記ペレット24を樹脂封止する外囲器と、前記ペレット24とソース用リード端子29を少なくとも接続する平板状のコネクター27とを具備することを特徴とするMOS型トランジスタ。【選択図】 図2

請求項（抜粋）：

リードフレームと、このリードフレームに搭載されたペレットと、ソース、ドレイン及びゲート用リード端子と、前記ペレットを樹脂封止する外囲器と、前記ペレットとソース用リード端子を少なくとも接続する平板状のコネクターとを具備することを特徴とするMOS型トランジスタ。

IPC (1件)：

H01L23/48

FI (2件)：

H01L23/48 S ,  H01L23/48 M

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平3-331687   出願人：株式会社日立製作所, 日立東部セミコンダクタ株式会社
• 半導体パッケージ用接続導体、半導体パッケージ、及び半導体パッケージの組立方法
  公報種別：公開公報   出願番号：特願2000-083066   出願人：日本電気株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-203469   出願人：関西日本電気株式会社
• パワーMOSFETの製造方法
  公報種別：公開公報   出願番号：特願2001-252532   出願人：株式会社日立製作所