特許

J-GLOBAL ID：200903091992312204

複合半導体装置

発明者： 福田 永吾
出願人/特許権者： 日本インター株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-365446
公開番号（公開出願番号）：特開2003-168766
出願日： 2001年11月30日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】金型内へモールド用樹脂の注入して端子をインサートモールドする場合に、端子に「波打ち現象」乃至「うねり」を発生させないこと。【解決手段】主端子13、補助端子14、信号端子15の中間位置に貫通孔22を設け、これらの貫通孔22に下金型Ca及び上金型Cbの凹凸部C3,C4を嵌合させて前記端子13,14,15を押圧・保持した後に、上下金型内にモールド用樹脂24を充填し、硬化させるようにする。

請求項（抜粋）：

導体パターン上に半導体チップ等の電子部品を搭載し、所定の電気回路を構成した絶縁基板と、この絶縁基板を搭載する放熱板と、この放熱板に被せられる絶縁ケースの側壁に、前記導体パターン上の所定位置に下端部が固着され、他端部が前記絶縁ケースの外部に導出される端子をインサートモールドした前記絶縁ケースを有する複合半導体装置において、前記端子の他端部及び下端部の間の中間位置に、少なくとも1つの貫通孔を設け、該貫通孔を介して一対の上金型及び下金型の凹凸部を嵌合させて前記端子の中間位置を押圧・保持し、前記金型の内部にモールド用樹脂を充填・硬化させ、樹脂注入時の膨張・収縮に伴う応力を前記貫通孔で吸収し、前記端子下端部の前記導体パターンに対する傾斜を防止したことを特徴とする複合半導体装置。

IPC (4件)：

H01L 23/28 ,  B29C 33/12 ,  B29C 45/14 ,  B29L 31:34

FI (4件)：

H01L 23/28 K ,  B29C 33/12 ,  B29C 45/14 ,  B29L 31:34

Fターム (26件)：

4F202AD18 ,  4F202AH37 ,  4F202AM32 ,  4F202AR07 ,  4F202CA11 ,  4F202CB01 ,  4F202CB12 ,  4F202CB17 ,  4F202CK25 ,  4F202CQ01 ,  4F202CQ05 ,  4F206AD18 ,  4F206AH37 ,  4F206AM32 ,  4F206AR07 ,  4F206JA07 ,  4F206JB12 ,  4F206JB17 ,  4F206JF05 ,  4F206JL02 ,  4F206JQ06 ,  4F206JQ81 ,  4M109AA01 ,  4M109BA03 ,  4M109CA21 ,  4M109DB09

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-329421   出願人：富士電機株式会社
• 特開昭59-110146
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平9-345161   出願人：富士電機株式会社
• 複合半導体装置
  公報種別：公開公報   出願番号：特願平9-363253   出願人：日本インター株式会社