特許
J-GLOBAL ID：200903092141179745
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-366370
公開番号（公開出願番号）：特開2006-173476
出願日： 2004年12月17日
公開日（公表日）： 2006年06月29日
要約：
【課題】 チッピング防止溝やヒューズの開口部が形成されていても、再配線を形成する際に必要となるシード層を信頼性よく形成できる技術を提供する。【解決手段】 ボンディングパッド3およびヒューズ4を形成した後、ボンディングパッド3およびヒューズ4上を含む層間絶縁膜2上に順次酸化シリコン膜5、窒化シリコン膜6、感光性ポリイミド樹脂膜7を形成する。そして、ヒューズ4上に溝9を形成するとともにボンディングパッド3上に開口部を形成する。さらに、チッピング防止溝10も形成する。続いて、溝9およびチッピング防止溝10を埋め込むように感光性ポリイミド樹脂膜11を形成する。そして、感光性ポリイミド樹脂膜11にボンディングパッド3に達する開口部を形成した後、ボンディングパッド3上を含む感光性ポリイミド樹脂膜11上にシード層13を形成する。【選択図】 図8
請求項（抜粋）：
(a)半導体チップの主面上に形成された半導体素子と、
(b)前記半導体チップの主面上に形成されたヒューズと、
(c)前記半導体素子よりも上層に形成された一層以上の第1配線と、
(d)前記第1配線のうち、最上層の配線と同層の配線によって形成された内部接続端子と、
(e)前記第1配線および前記ヒューズを覆うように形成され、前記内部接続端子を選択的に露出する第1パッシベーション膜と、
(f)前記第1パッシベーション膜上に形成され、前記内部接続端子を選択的に露出する第2パッシベーション膜と、
(g)前記ヒューズの真上にある前記第2パッシベーション膜を選択的に除去して形成された溝と、
(h)前記溝を埋め込むように前記第2パッシベーション膜上に形成され、かつ前記内部接続端子を選択的に露出する第3パッシベーション膜と、
(i)前記第3パッシベーション膜上に形成され、一端が前記内部接続端子に電気的に接続された第2配線と、
(j)前記第2配線を覆うように形成され、前記第2配線の他端部を選択的に露出する第4パッシベーション膜と、
(k)前記第2配線の他端部上に形成された外部接続端子とを備えることを特徴とする半導体装置。
IPC (6件)：
H01L 23/12
, H01L 21/82
, H01L 27/04
, H01L 21/822
, H01L 23/52
, H01L 21/320
H01L23/12 501P
, H01L21/82 F
, H01L21/82 P
, H01L27/04 E
, H01L27/04 V
, H01L21/88 T
5F033HH07
, 5F033HH11
, 5F033HH13
, 5F033HH17
, 5F033JJ07
, 5F033JJ11
, 5F033JJ17
, 5F033KK08
, 5F033KK11
, 5F033PP15
, 5F033PP27
, 5F033QQ08
, 5F033QQ09
, 5F033QQ19
, 5F033QQ37
, 5F033RR04
, 5F033RR06
, 5F033RR22
, 5F033RR27
, 5F033SS21
, 5F033VV07
, 5F033VV11
, 5F033XX02
, 5F033XX31
, 5F038AV03
, 5F038AV06
, 5F038AV15
, 5F038BE07
, 5F038BH09
, 5F038CA10
, 5F038CD18
, 5F038DT04
, 5F038DT18
, 5F038EZ14
, 5F038EZ15
, 5F038EZ19
, 5F038EZ20
, 5F064CC09
, 5F064DD42
, 5F064DD46
, 5F064DD48
, 5F064EE23
, 5F064EE32
, 5F064EE33
, 5F064EE34
, 5F064EE56
, 5F064FF05
, 5F064FF12
, 5F064FF27
, 5F064FF32
, 5F064FF33
, 5F064FF42
