特許
J-GLOBAL ID：200903092831797107
半導体メモリ装置のデータマスキング方法とその回路、及び該回路を有する半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-270254
公開番号（公開出願番号）：特開平11-176164
出願日： 1998年09月24日
公開日（公表日）： 1999年07月02日
要約：
【要約】【課題】 データマスキング信号が入力されるピン数を増やさずにデータをマスキングする半導体メモリ装置のデータマスキング方法とその回路、及び該回路を有する半導体メモリ装置を提供する。【解決手段】 データマスキング回路は、クロックCLKに同期されたアドレスADDとコマンドCMD、及びデータストローブ信号DSに同期されたデータマスキング信号DQMとデータDQ中一部を入力にし、第1及び第2カラム選択線信号CSL-EVEN,CSL-ODDを出力するカラム選択線信号発生部45、データストローブ信号DSに同期されたデータPDQを入力にし、奇数番目の第1データD-EVENと偶数番目の第2データD-ODDを出力するデータ伝達部46、及び第1及び第2カラム選択線信号に各々応答し第1データと第2データを各々第1及び第2内部データラインに伝達するカラム選択部47とを含む。
請求項（抜粋）：
クロックに同期されたアドレスとデータを書込むためのコマンド、及びデータストローブ信号に同期されたデータマスキング信号中の一部を入力にし、第1及び第2カラム選択線信号を出力するカラム選択線信号発生部と、前記データストローブ信号に同期されたデータを入力し、奇数番目の第1データと偶数番目の第2データを出力するデータ伝達部と、前記第1及び第2カラム選択線信号に各々応答し、前記第1データと第2データを各々第1及び第2データラインに伝達するカラム選択部とを含むことを特徴とする半導体メモリ装置のデータマスキング回路。
IPC (2件)：
G11C 11/409
, G11C 11/407
G11C 11/34 354 R
, G11C 11/34 362 S
