特許
J-GLOBAL ID：200903093042488724

半導体集積回路装置のベリファイ方法および半導体集積回路装置

発明者：
堂野 千晶

堂野 千晶 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2001-374609
公開番号（公開出願番号）：特開2003-173694
出願日： 2001年12月07日
公開日（公表日）： 2003年06月20日
要約：
【要約】 (修正有)【課題】 組立て後の非破壊ヒューズモジュールの充分な信頼性評価が可能な半導体集積回路装置のベリファイ方法を提供する。【解決手段】 浮遊ゲートFg0を有しデータが書込まれる第1トランジスタMep0と、前記浮遊ゲートと共通接続された浮遊ゲートFg0を有し、Mep0に書込まれた前記データを読み出すための第2トランジスタMer0と、浮遊ゲートに結合されMer0の読出し動作を制御するコントロールゲート部243とを備えている。(a)コントロールゲート部に第1電位(通常電源電圧)が印加されたときに前記Mer0を介して出力される第1データと、前記コントロールゲート部に第2電位(通常電源昇圧電圧)が印加されたときに前記Mer0を介して出力される第2データとを比較するステップと、(b) 前記比較した結果に基づいて、前記データのベリファイを行うステップとを備え、前記第1電位と前記第2電位は、異なる電位である。
請求項（抜粋）：
電位がフローティングにされた浮遊ゲートを有しデータが書込まれる第1トランジスタと、前記浮遊ゲートと共通接続された浮遊ゲートを有し前記第1トランジスタに書込まれた前記データを読み出すための第2トランジスタと、前記浮遊ゲートに結合され前記第2トランジスタの前記データの読出し動作を制御するコントロールゲート部とを備えた半導体集積回路装置における前記浮遊ゲートに書込まれた前記データのベリファイを行う方法であって、(a) 前記コントロールゲート部に第1電位が印加されたときに前記第2トランジスタを介して出力される第1データと、前記コントロールゲート部に第2電位が印加されたときに前記第2トランジスタを介して出力される第2データとを比較するステップと、(b) 前記比較した結果に基づいて、前記データのベリファイを行うステップとを備え、前記第1電位と前記第2電位は、異なる電位である半導体集積回路装置のベリファイ方法。
IPC (5件)：
G11C 29/00 603 ,  G11C 29/00 ,  G01R 31/28 ,  G01R 31/30 ,  G11C 11/401
FI (6件)：
G11C 29/00 603 L ,  G11C 29/00 603 P ,  G01R 31/30 ,  G11C 11/34 371 D ,  G11C 11/34 371 A ,  G01R 31/28 B
Fターム (31件)：
2G132AA08 ,  2G132AB01 ,  2G132AD01 ,  2G132AE08 ,  2G132AE14 ,  2G132AE22 ,  2G132AG00 ,  2G132AG01 ,  2G132AH04 ,  2G132AK09 ,  2G132AK20 ,  2G132AL09 ,  5L106AA01 ,  5L106CC05 ,  5L106CC09 ,  5L106DD00 ,  5L106EE07 ,  5M024AA91 ,  5M024BB07 ,  5M024BB30 ,  5M024BB40 ,  5M024DD80 ,  5M024KK33 ,  5M024MM10 ,  5M024MM15 ,  5M024MM20 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP07 ,  5M024PP10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM